ch05.htm

来自「Verilog DHL教程」· HTM 代码 · 共 48 行

HTM
48 行
字号 
<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML EXPERIMENTAL 970324//EN"><HTML><HEAD><META NAME="GENERATOR" CONTENT="Adobe FrameMaker 5.5/HTML Export Filter"><LINK REL="STYLESHEET" HREF="ch05.css"><TITLE> Section 5</TITLE></HEAD><BODY BGCOLOR="#ffffff"><DIV><HR><P><A HREF="none">Chapter&nbsp;&nbsp;start</A>&nbsp;&nbsp;&nbsp;<A HREF="ch05.1.htm">Next&nbsp;&nbsp;page</A></P></DIV><DIV><H1 CLASS="Chapter"><A NAME="pgfId=86"> </A>Section 5<A NAME="42515"> </A></H1><H1 CLASS="ChapterTitle"><A NAME="pgfId=90"> </A>Scheduling semantics</H1><H2 CLASS="SectionTOC"><A HREF="ch05.1.htm#pgfId=84" CLASS="Hypertext">5.1	Execution of a model</A></H2><H2 CLASS="SectionTOC"><A HREF="ch05.2.htm#pgfId=105" CLASS="Hypertext">5.2	Event simulation</A></H2><H2 CLASS="SectionTOC"><A HREF="ch05.3.htm#pgfId=87" CLASS="Hypertext">5.3	The stratified event queue</A></H2><H2 CLASS="SectionTOC"><A HREF="ch05.4.htm#pgfId=131" CLASS="Hypertext">5.4	The verilog simulation reference model</A></H2><H2 CLASS="SectionTOC"><A HREF="ch05.5.htm#pgfId=139" CLASS="Hypertext">5.5	Race conditions</A></H2><H2 CLASS="SectionTOC"><A HREF="ch05.6.htm#pgfId=143" CLASS="Hypertext">5.6	Scheduling implication of assignments</A></H2></DIV><HR><P><A HREF="none">Chapter&nbsp;&nbsp;start</A>&nbsp;&nbsp;&nbsp;<A HREF="ch05.1.htm">Next&nbsp;&nbsp;page</A></P></BODY></HTML>

ch05.htm - 源码说明

本页面展示了「Verilog DHL教程」中的 ch05.htm 源码文件，采用 HTM 编程语言编写，共 48 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?