mc8051_test.hier_info

mc8051源码

|mc8051_test
led[0] <= mc8051_core:inst.p0_o[0]
led[1] <= mc8051_core:inst.p0_o[1]
led[2] <= mc8051_core:inst.p0_o[2]
led[3] <= mc8051_core:inst.p0_o[3]
led[4] <= mc8051_core:inst.p0_o[4]
led[5] <= mc8051_core:inst.p0_o[5]
led[6] <= mc8051_core:inst.p0_o[6]
led[7] <= mc8051_core:inst.p0_o[7]
clk => mc8051_core:inst.clk
clk => mc8051_ramx:inst3.clock
clk => mc8051_ram:inst2.clock
clk => mc8051_rom:inst1.clock
reset => inst5.IN0


|mc8051_test|mc8051_core:inst
clk => mc8051_tmrctr:gen_mc8051_tmrctr:0:i_mc8051_tmrctr.clk
clk => mc8051_siu:gen_mc8051_siu:0:i_mc8051_siu.clk
clk => mc8051_control:i_mc8051_control.clk
reset => mc8051_tmrctr:gen_mc8051_tmrctr:0:i_mc8051_tmrctr.reset
reset => mc8051_siu:gen_mc8051_siu:0:i_mc8051_siu.reset
reset => mc8051_control:i_mc8051_control.reset
rom_data_i[0] => mc8051_alu:i_mc8051_alu.rom_data_i[0]
rom_data_i[0] => mc8051_control:i_mc8051_control.rom_data_i[0]
rom_data_i[1] => mc8051_alu:i_mc8051_alu.rom_data_i[1]
rom_data_i[1] => mc8051_control:i_mc8051_control.rom_data_i[1]
rom_data_i[2] => mc8051_alu:i_mc8051_alu.rom_data_i[2]
rom_data_i[2] => mc8051_control:i_mc8051_control.rom_data_i[2]
rom_data_i[3] => mc8051_alu:i_mc8051_alu.rom_data_i[3]
rom_data_i[3] => mc8051_control:i_mc8051_control.rom_data_i[3]
rom_data_i[4] => mc8051_alu:i_mc8051_alu.rom_data_i[4]
rom_data_i[4] => mc8051_control:i_mc8051_control.rom_data_i[4]
rom_data_i[5] => mc8051_alu:i_mc8051_alu.rom_data_i[5]
rom_data_i[5] => mc8051_control:i_mc8051_control.rom_data_i[5]
rom_data_i[6] => mc8051_alu:i_mc8051_alu.rom_data_i[6]
rom_data_i[6] => mc8051_control:i_mc8051_control.rom_data_i[6]
rom_data_i[7] => mc8051_alu:i_mc8051_alu.rom_data_i[7]
rom_data_i[7] => mc8051_control:i_mc8051_control.rom_data_i[7]
ram_data_i[0] => mc8051_control:i_mc8051_control.ram_data_i[0]
ram_data_i[1] => mc8051_control:i_mc8051_control.ram_data_i[1]
ram_data_i[2] => mc8051_control:i_mc8051_control.ram_data_i[2]
ram_data_i[3] => mc8051_control:i_mc8051_control.ram_data_i[3]
ram_data_i[4] => mc8051_control:i_mc8051_control.ram_data_i[4]
ram_data_i[5] => mc8051_control:i_mc8051_control.ram_data_i[5]
ram_data_i[6] => mc8051_control:i_mc8051_control.ram_data_i[6]
ram_data_i[7] => mc8051_control:i_mc8051_control.ram_data_i[7]
int0_i[0] => mc8051_tmrctr:gen_mc8051_tmrctr:0:i_mc8051_tmrctr.int0_i
int0_i[0] => mc8051_control:i_mc8051_control.int0_i[0]
int1_i[0] => mc8051_tmrctr:gen_mc8051_tmrctr:0:i_mc8051_tmrctr.int1_i
int1_i[0] => mc8051_control:i_mc8051_control.int1_i[0]
all_t0_i[0] => mc8051_tmrctr:gen_mc8051_tmrctr:0:i_mc8051_tmrctr.t0_i
all_t1_i[0] => mc8051_tmrctr:gen_mc8051_tmrctr:0:i_mc8051_tmrctr.t1_i
all_rxd_i[0] => mc8051_siu:gen_mc8051_siu:0:i_mc8051_siu.rxd_i
p0_i[0] => mc8051_control:i_mc8051_control.p0_i[0]
p0_i[1] => mc8051_control:i_mc8051_control.p0_i[1]
p0_i[2] => mc8051_control:i_mc8051_control.p0_i[2]
p0_i[3] => mc8051_control:i_mc8051_control.p0_i[3]
p0_i[4] => mc8051_control:i_mc8051_control.p0_i[4]
p0_i[5] => mc8051_control:i_mc8051_control.p0_i[5]
p0_i[6] => mc8051_control:i_mc8051_control.p0_i[6]
p0_i[7] => mc8051_control:i_mc8051_control.p0_i[7]
p1_i[0] => mc8051_control:i_mc8051_control.p1_i[0]
p1_i[1] => mc8051_control:i_mc8051_control.p1_i[1]
p1_i[2] => mc8051_control:i_mc8051_control.p1_i[2]
p1_i[3] => mc8051_control:i_mc8051_control.p1_i[3]
p1_i[4] => mc8051_control:i_mc8051_control.p1_i[4]
p1_i[5] => mc8051_control:i_mc8051_control.p1_i[5]
p1_i[6] => mc8051_control:i_mc8051_control.p1_i[6]
p1_i[7] => mc8051_control:i_mc8051_control.p1_i[7]
p2_i[0] => mc8051_control:i_mc8051_control.p2_i[0]
p2_i[1] => mc8051_control:i_mc8051_control.p2_i[1]
p2_i[2] => mc8051_control:i_mc8051_control.p2_i[2]
p2_i[3] => mc8051_control:i_mc8051_control.p2_i[3]
p2_i[4] => mc8051_control:i_mc8051_control.p2_i[4]
p2_i[5] => mc8051_control:i_mc8051_control.p2_i[5]
p2_i[6] => mc8051_control:i_mc8051_control.p2_i[6]
p2_i[7] => mc8051_control:i_mc8051_control.p2_i[7]
p3_i[0] => mc8051_control:i_mc8051_control.p3_i[0]
p3_i[1] => mc8051_control:i_mc8051_control.p3_i[1]
p3_i[2] => mc8051_control:i_mc8051_control.p3_i[2]
p3_i[3] => mc8051_control:i_mc8051_control.p3_i[3]
p3_i[4] => mc8051_control:i_mc8051_control.p3_i[4]
p3_i[5] => mc8051_control:i_mc8051_control.p3_i[5]
p3_i[6] => mc8051_control:i_mc8051_control.p3_i[6]
p3_i[7] => mc8051_control:i_mc8051_control.p3_i[7]
p0_o[0] <= mc8051_control:i_mc8051_control.p0_o[0]
p0_o[1] <= mc8051_control:i_mc8051_control.p0_o[1]
p0_o[2] <= mc8051_control:i_mc8051_control.p0_o[2]
p0_o[3] <= mc8051_control:i_mc8051_control.p0_o[3]
p0_o[4] <= mc8051_control:i_mc8051_control.p0_o[4]
p0_o[5] <= mc8051_control:i_mc8051_control.p0_o[5]
p0_o[6] <= mc8051_control:i_mc8051_control.p0_o[6]
p0_o[7] <= mc8051_control:i_mc8051_control.p0_o[7]
p1_o[0] <= mc8051_control:i_mc8051_control.p1_o[0]
p1_o[1] <= mc8051_control:i_mc8051_control.p1_o[1]
p1_o[2] <= mc8051_control:i_mc8051_control.p1_o[2]
p1_o[3] <= mc8051_control:i_mc8051_control.p1_o[3]
p1_o[4] <= mc8051_control:i_mc8051_control.p1_o[4]
p1_o[5] <= mc8051_control:i_mc8051_control.p1_o[5]
p1_o[6] <= mc8051_control:i_mc8051_control.p1_o[6]
p1_o[7] <= mc8051_control:i_mc8051_control.p1_o[7]
p2_o[0] <= mc8051_control:i_mc8051_control.p2_o[0]
p2_o[1] <= mc8051_control:i_mc8051_control.p2_o[1]
p2_o[2] <= mc8051_control:i_mc8051_control.p2_o[2]
p2_o[3] <= mc8051_control:i_mc8051_control.p2_o[3]
p2_o[4] <= mc8051_control:i_mc8051_control.p2_o[4]
p2_o[5] <= mc8051_control:i_mc8051_control.p2_o[5]
p2_o[6] <= mc8051_control:i_mc8051_control.p2_o[6]
p2_o[7] <= mc8051_control:i_mc8051_control.p2_o[7]
p3_o[0] <= mc8051_control:i_mc8051_control.p3_o[0]
p3_o[1] <= mc8051_control:i_mc8051_control.p3_o[1]
p3_o[2] <= mc8051_control:i_mc8051_control.p3_o[2]
p3_o[3] <= mc8051_control:i_mc8051_control.p3_o[3]
p3_o[4] <= mc8051_control:i_mc8051_control.p3_o[4]
p3_o[5] <= mc8051_control:i_mc8051_control.p3_o[5]
p3_o[6] <= mc8051_control:i_mc8051_control.p3_o[6]
p3_o[7] <= mc8051_control:i_mc8051_control.p3_o[7]
all_rxd_o[0] <= mc8051_siu:gen_mc8051_siu:0:i_mc8051_siu.rxd_o
all_txd_o[0] <= mc8051_siu:gen_mc8051_siu:0:i_mc8051_siu.txd_o
all_rxdwr_o[0] <= mc8051_siu:gen_mc8051_siu:0:i_mc8051_siu.rxdwr_o
rom_adr_o[0] <= mc8051_control:i_mc8051_control.pc_o[0]
rom_adr_o[1] <= mc8051_control:i_mc8051_control.pc_o[1]
rom_adr_o[2] <= mc8051_control:i_mc8051_control.pc_o[2]
rom_adr_o[3] <= mc8051_control:i_mc8051_control.pc_o[3]
rom_adr_o[4] <= mc8051_control:i_mc8051_control.pc_o[4]
rom_adr_o[5] <= mc8051_control:i_mc8051_control.pc_o[5]
rom_adr_o[6] <= mc8051_control:i_mc8051_control.pc_o[6]
rom_adr_o[7] <= mc8051_control:i_mc8051_control.pc_o[7]
rom_adr_o[8] <= mc8051_control:i_mc8051_control.pc_o[8]
rom_adr_o[9] <= mc8051_control:i_mc8051_control.pc_o[9]
rom_adr_o[10] <= mc8051_control:i_mc8051_control.pc_o[10]
rom_adr_o[11] <= mc8051_control:i_mc8051_control.pc_o[11]
rom_adr_o[12] <= mc8051_control:i_mc8051_control.pc_o[12]
rom_adr_o[13] <= mc8051_control:i_mc8051_control.pc_o[13]
rom_adr_o[14] <= mc8051_control:i_mc8051_control.pc_o[14]
rom_adr_o[15] <= mc8051_control:i_mc8051_control.pc_o[15]
ram_data_o[0] <= mc8051_control:i_mc8051_control.ram_data_o[0]
ram_data_o[1] <= mc8051_control:i_mc8051_control.ram_data_o[1]
ram_data_o[2] <= mc8051_control:i_mc8051_control.ram_data_o[2]
ram_data_o[3] <= mc8051_control:i_mc8051_control.ram_data_o[3]
ram_data_o[4] <= mc8051_control:i_mc8051_control.ram_data_o[4]
ram_data_o[5] <= mc8051_control:i_mc8051_control.ram_data_o[5]
ram_data_o[6] <= mc8051_control:i_mc8051_control.ram_data_o[6]
ram_data_o[7] <= mc8051_control:i_mc8051_control.ram_data_o[7]
ram_adr_o[0] <= mc8051_control:i_mc8051_control.ram_adr_o[0]
ram_adr_o[1] <= mc8051_control:i_mc8051_control.ram_adr_o[1]
ram_adr_o[2] <= mc8051_control:i_mc8051_control.ram_adr_o[2]
ram_adr_o[3] <= mc8051_control:i_mc8051_control.ram_adr_o[3]
ram_adr_o[4] <= mc8051_control:i_mc8051_control.ram_adr_o[4]
ram_adr_o[5] <= mc8051_control:i_mc8051_control.ram_adr_o[5]
ram_adr_o[6] <= mc8051_control:i_mc8051_control.ram_adr_o[6]
ram_wr_o <= mc8051_control:i_mc8051_control.ram_wr_o
ram_en_o <= mc8051_control:i_mc8051_control.ram_en_o
datax_i[0] => mc8051_control:i_mc8051_control.datax_i[0]
datax_i[1] => mc8051_control:i_mc8051_control.datax_i[1]
datax_i[2] => mc8051_control:i_mc8051_control.datax_i[2]
datax_i[3] => mc8051_control:i_mc8051_control.datax_i[3]
datax_i[4] => mc8051_control:i_mc8051_control.datax_i[4]
datax_i[5] => mc8051_control:i_mc8051_control.datax_i[5]
datax_i[6] => mc8051_control:i_mc8051_control.datax_i[6]
datax_i[7] => mc8051_control:i_mc8051_control.datax_i[7]
datax_o[0] <= mc8051_control:i_mc8051_control.datax_o[0]
datax_o[1] <= mc8051_control:i_mc8051_control.datax_o[1]
datax_o[2] <= mc8051_control:i_mc8051_control.datax_o[2]
datax_o[3] <= mc8051_control:i_mc8051_control.datax_o[3]
datax_o[4] <= mc8051_control:i_mc8051_control.datax_o[4]
datax_o[5] <= mc8051_control:i_mc8051_control.datax_o[5]
datax_o[6] <= mc8051_control:i_mc8051_control.datax_o[6]
datax_o[7] <= mc8051_control:i_mc8051_control.datax_o[7]
adrx_o[0] <= mc8051_control:i_mc8051_control.adrx_o[0]
adrx_o[1] <= mc8051_control:i_mc8051_control.adrx_o[1]
adrx_o[2] <= mc8051_control:i_mc8051_control.adrx_o[2]
adrx_o[3] <= mc8051_control:i_mc8051_control.adrx_o[3]
adrx_o[4] <= mc8051_control:i_mc8051_control.adrx_o[4]
adrx_o[5] <= mc8051_control:i_mc8051_control.adrx_o[5]
adrx_o[6] <= mc8051_control:i_mc8051_control.adrx_o[6]
adrx_o[7] <= mc8051_control:i_mc8051_control.adrx_o[7]
adrx_o[8] <= mc8051_control:i_mc8051_control.adrx_o[8]
adrx_o[9] <= mc8051_control:i_mc8051_control.adrx_o[9]
adrx_o[10] <= mc8051_control:i_mc8051_control.adrx_o[10]
adrx_o[11] <= mc8051_control:i_mc8051_control.adrx_o[11]
adrx_o[12] <= mc8051_control:i_mc8051_control.adrx_o[12]
adrx_o[13] <= mc8051_control:i_mc8051_control.adrx_o[13]
adrx_o[14] <= mc8051_control:i_mc8051_control.adrx_o[14]
adrx_o[15] <= mc8051_control:i_mc8051_control.adrx_o[15]
wrx_o <= mc8051_control:i_mc8051_control.wrx_o


|mc8051_test|mc8051_core:inst|mc8051_control:i_mc8051_control
pc_o[0] <= control_mem:i_control_mem.pc_o[0]
pc_o[1] <= control_mem:i_control_mem.pc_o[1]
pc_o[2] <= control_mem:i_control_mem.pc_o[2]
pc_o[3] <= control_mem:i_control_mem.pc_o[3]
pc_o[4] <= control_mem:i_control_mem.pc_o[4]
pc_o[5] <= control_mem:i_control_mem.pc_o[5]
pc_o[6] <= control_mem:i_control_mem.pc_o[6]
pc_o[7] <= control_mem:i_control_mem.pc_o[7]
pc_o[8] <= control_mem:i_control_mem.pc_o[8]
pc_o[9] <= control_mem:i_control_mem.pc_o[9]
pc_o[10] <= control_mem:i_control_mem.pc_o[10]
pc_o[11] <= control_mem:i_control_mem.pc_o[11]
pc_o[12] <= control_mem:i_control_mem.pc_o[12]
pc_o[13] <= control_mem:i_control_mem.pc_o[13]
pc_o[14] <= control_mem:i_control_mem.pc_o[14]
pc_o[15] <= control_mem:i_control_mem.pc_o[15]
rom_data_i[0] => control_mem:i_control_mem.rom_data_i[0]
rom_data_i[1] => control_mem:i_control_mem.rom_data_i[1]
rom_data_i[2] => control_mem:i_control_mem.rom_data_i[2]
rom_data_i[3] => control_mem:i_control_mem.rom_data_i[3]
rom_data_i[4] => control_mem:i_control_mem.rom_data_i[4]
rom_data_i[5] => control_mem:i_control_mem.rom_data_i[5]
rom_data_i[6] => control_mem:i_control_mem.rom_data_i[6]
rom_data_i[7] => control_mem:i_control_mem.rom_data_i[7]
ram_data_o[0] <= control_mem:i_control_mem.ram_data_o[0]
ram_data_o[1] <= control_mem:i_control_mem.ram_data_o[1]
ram_data_o[2] <= control_mem:i_control_mem.ram_data_o[2]
ram_data_o[3] <= control_mem:i_control_mem.ram_data_o[3]
ram_data_o[4] <= control_mem:i_control_mem.ram_data_o[4]
ram_data_o[5] <= control_mem:i_control_mem.ram_data_o[5]
ram_data_o[6] <= control_mem:i_control_mem.ram_data_o[6]
ram_data_o[7] <= control_mem:i_control_mem.ram_data_o[7]
ram_data_i[0] => control_mem:i_control_mem.ram_data_i[0]
ram_data_i[1] => control_mem:i_control_mem.ram_data_i[1]
ram_data_i[2] => control_mem:i_control_mem.ram_data_i[2]
ram_data_i[3] => control_mem:i_control_mem.ram_data_i[3]
ram_data_i[4] => control_mem:i_control_mem.ram_data_i[4]
ram_data_i[5] => control_mem:i_control_mem.ram_data_i[5]
ram_data_i[6] => control_mem:i_control_mem.ram_data_i[6]
ram_data_i[7] => control_mem:i_control_mem.ram_data_i[7]
ram_adr_o[0] <= control_mem:i_control_mem.ram_adr_o[0]
ram_adr_o[1] <= control_mem:i_control_mem.ram_adr_o[1]
ram_adr_o[2] <= control_mem:i_control_mem.ram_adr_o[2]
ram_adr_o[3] <= control_mem:i_control_mem.ram_adr_o[3]
ram_adr_o[4] <= control_mem:i_control_mem.ram_adr_o[4]
ram_adr_o[5] <= control_mem:i_control_mem.ram_adr_o[5]
ram_adr_o[6] <= control_mem:i_control_mem.ram_adr_o[6]
reg_data_o[0] <= control_mem:i_control_mem.reg_data_o[0]
reg_data_o[1] <= control_mem:i_control_mem.reg_data_o[1]
reg_data_o[2] <= control_mem:i_control_mem.reg_data_o[2]
reg_data_o[3] <= control_mem:i_control_mem.reg_data_o[3]
reg_data_o[4] <= control_mem:i_control_mem.reg_data_o[4]
reg_data_o[5] <= control_mem:i_control_mem.reg_data_o[5]
reg_data_o[6] <= control_mem:i_control_mem.reg_data_o[6]
reg_data_o[7] <= control_mem:i_control_mem.reg_data_o[7]
ram_wr_o <= control_mem:i_control_mem.ram_wr_o
cy_o[0] <= control_mem:i_control_mem.cy_o[0]
cy_o[1] <= control_mem:i_control_mem.cy_o[1]
ov_o <= control_mem:i_control_mem.ov_o
ram_en_o <= control_mem:i_control_mem.ram_en_o
alu_cmd_o[0] <= control_fsm:i_control_fsm.alu_cmd_o[0]
alu_cmd_o[1] <= control_fsm:i_control_fsm.alu_cmd_o[1]
alu_cmd_o[2] <= control_fsm:i_control_fsm.alu_cmd_o[2]
alu_cmd_o[3] <= control_fsm:i_control_fsm.alu_cmd_o[3]
alu_cmd_o[4] <= control_fsm:i_control_fsm.alu_cmd_o[4]
alu_cmd_o[5] <= control_fsm:i_control_fsm.alu_cmd_o[5]
aludata_i[0] => control_mem:i_control_mem.aludata_i[0]
aludata_i[0] => control_fsm:i_control_fsm.aludata_i[0]
aludata_i[1] => control_mem:i_control_mem.aludata_i[1]
aludata_i[1] => control_fsm:i_control_fsm.aludata_i[1]
aludata_i[2] => control_mem:i_control_mem.aludata_i[2]
aludata_i[2] => control_fsm:i_control_fsm.aludata_i[2]
aludata_i[3] => control_mem:i_control_mem.aludata_i[3]
aludata_i[3] => control_fsm:i_control_fsm.aludata_i[3]
aludata_i[4] => control_mem:i_control_mem.aludata_i[4]
aludata_i[4] => control_fsm:i_control_fsm.aludata_i[4]
aludata_i[5] => control_mem:i_control_mem.aludata_i[5]
aludata_i[5] => control_fsm:i_control_fsm.aludata_i[5]
aludata_i[6] => control_mem:i_control_mem.aludata_i[6]
aludata_i[6] => control_fsm:i_control_fsm.aludata_i[6]
aludata_i[7] => control_mem:i_control_mem.aludata_i[7]
aludata_i[7] => control_fsm:i_control_fsm.aludata_i[7]
aludatb_i[0] => control_mem:i_control_mem.aludatb_i[0]
aludatb_i[1] => control_mem:i_control_mem.aludatb_i[1]
aludatb_i[2] => control_mem:i_control_mem.aludatb_i[2]
aludatb_i[3] => control_mem:i_control_mem.aludatb_i[3]
aludatb_i[4] => control_mem:i_control_mem.aludatb_i[4]
aludatb_i[5] => control_mem:i_control_mem.aludatb_i[5]
aludatb_i[6] => control_mem:i_control_mem.aludatb_i[6]
aludatb_i[7] => control_mem:i_control_mem.aludatb_i[7]
acc_o[0] <= control_mem:i_control_mem.acc_o[0]
acc_o[1] <= control_mem:i_control_mem.acc_o[1]
acc_o[2] <= control_mem:i_control_mem.acc_o[2]
acc_o[3] <= control_mem:i_control_mem.acc_o[3]
acc_o[4] <= control_mem:i_control_mem.acc_o[4]
acc_o[5] <= control_mem:i_control_mem.acc_o[5]
acc_o[6] <= control_mem:i_control_mem.acc_o[6]
acc_o[7] <= control_mem:i_control_mem.acc_o[7]
new_cy_i[0] => control_mem:i_control_mem.new_cy_i[0]
new_cy_i[1] => control_mem:i_control_mem.new_cy_i[1]
new_ov_i => control_mem:i_control_mem.new_ov_i
reset => control_mem:i_control_mem.reset
clk => control_mem:i_control_mem.clk
int0_i[0] => control_mem:i_control_mem.int0_i[0]
int1_i[0] => control_mem:i_control_mem.int1_i[0]
datax_i[0] => control_mem:i_control_mem.datax_i[0]
datax_i[1] => control_mem:i_control_mem.datax_i[1]
datax_i[2] => control_mem:i_control_mem.datax_i[2]
datax_i[3] => control_mem:i_control_mem.datax_i[3]
datax_i[4] => control_mem:i_control_mem.datax_i[4]
datax_i[5] => control_mem:i_control_mem.datax_i[5]
datax_i[6] => control_mem:i_control_mem.datax_i[6]
datax_i[7] => control_mem:i_control_mem.datax_i[7]
datax_o[0] <= control_mem:i_control_mem.datax_o[0]
datax_o[1] <= control_mem:i_control_mem.datax_o[1]
datax_o[2] <= control_mem:i_control_mem.datax_o[2]
datax_o[3] <= control_mem:i_control_mem.datax_o[3]
datax_o[4] <= control_mem:i_control_mem.datax_o[4]
datax_o[5] <= control_mem:i_control_mem.datax_o[5]
datax_o[6] <= control_mem:i_control_mem.datax_o[6]
datax_o[7] <= control_mem:i_control_mem.datax_o[7]
adrx_o[0] <= control_mem:i_control_mem.adrx_o[0]
adrx_o[1] <= control_mem:i_control_mem.adrx_o[1]
adrx_o[2] <= control_mem:i_control_mem.adrx_o[2]
adrx_o[3] <= control_mem:i_control_mem.adrx_o[3]
adrx_o[4] <= control_mem:i_control_mem.adrx_o[4]
adrx_o[5] <= control_mem:i_control_mem.adrx_o[5]
adrx_o[6] <= control_mem:i_control_mem.adrx_o[6]
adrx_o[7] <= control_mem:i_control_mem.adrx_o[7]
adrx_o[8] <= control_mem:i_control_mem.adrx_o[8]
adrx_o[9] <= control_mem:i_control_mem.adrx_o[9]
adrx_o[10] <= control_mem:i_control_mem.adrx_o[10]
adrx_o[11] <= control_mem:i_control_mem.adrx_o[11]
adrx_o[12] <= control_mem:i_control_mem.adrx_o[12]
adrx_o[13] <= control_mem:i_control_mem.adrx_o[13]
adrx_o[14] <= control_mem:i_control_mem.adrx_o[14]
adrx_o[15] <= control_mem:i_control_mem.adrx_o[15]
wrx_o <= control_mem:i_control_mem.wrx_o
p0_i[0] => control_mem:i_control_mem.p0_i[0]
p0_i[1] => control_mem:i_control_mem.p0_i[1]
p0_i[2] => control_mem:i_control_mem.p0_i[2]
p0_i[3] => control_mem:i_control_mem.p0_i[3]
p0_i[4] => control_mem:i_control_mem.p0_i[4]
p0_i[5] => control_mem:i_control_mem.p0_i[5]
p0_i[6] => control_mem:i_control_mem.p0_i[6]
p0_i[7] => control_mem:i_control_mem.p0_i[7]
p1_i[0] => control_mem:i_control_mem.p1_i[0]
p1_i[1] => control_mem:i_control_mem.p1_i[1]
p1_i[2] => control_mem:i_control_mem.p1_i[2]
p1_i[3] => control_mem:i_control_mem.p1_i[3]
p1_i[4] => control_mem:i_control_mem.p1_i[4]
p1_i[5] => control_mem:i_control_mem.p1_i[5]
p1_i[6] => control_mem:i_control_mem.p1_i[6]
p1_i[7] => control_mem:i_control_mem.p1_i[7]
p2_i[0] => control_mem:i_control_mem.p2_i[0]
p2_i[1] => control_mem:i_control_mem.p2_i[1]
p2_i[2] => control_mem:i_control_mem.p2_i[2]
p2_i[3] => control_mem:i_control_mem.p2_i[3]
p2_i[4] => control_mem:i_control_mem.p2_i[4]
p2_i[5] => control_mem:i_control_mem.p2_i[5]
p2_i[6] => control_mem:i_control_mem.p2_i[6]
p2_i[7] => control_mem:i_control_mem.p2_i[7]
p3_i[0] => control_mem:i_control_mem.p3_i[0]
p3_i[1] => control_mem:i_control_mem.p3_i[1]
p3_i[2] => control_mem:i_control_mem.p3_i[2]
p3_i[3] => control_mem:i_control_mem.p3_i[3]
p3_i[4] => control_mem:i_control_mem.p3_i[4]
p3_i[5] => control_mem:i_control_mem.p3_i[5]
p3_i[6] => control_mem:i_control_mem.p3_i[6]
p3_i[7] => control_mem:i_control_mem.p3_i[7]
p0_o[0] <= control_mem:i_control_mem.p0_o[0]
p0_o[1] <= control_mem:i_control_mem.p0_o[1]
p0_o[2] <= control_mem:i_control_mem.p0_o[2]