Viterbi译码Xilinx FPGA 代码实现
资源简介:实现MB-OFDM UWB 中的Viterbi译码功能; 包括自己编写的Viterbi译码模块和调用matlab内部Viterbi译码模块的代码和调试代码; 内嵌了各种去打孔的代码,所有MB-OFDM中可能的形式;
上传时间: 2014-01-06
上传用户:lwwhust
资源简介:QR二维码的译码C语言代码实现。希望大家能够一起学习。呵呵
上传时间: 2017-07-17
上传用户:yiwen213
资源简介:卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设...
上传时间: 2013-06-24
上传用户:myworkpost
资源简介: 本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...
上传时间: 2013-07-30
上传用户:13913148949
资源简介:Viterbi译码器的FPGA实现代码,来在国外大学论坛.
上传时间: 2017-04-13
上传用户:维子哥哥
资源简介:Viterbi译码器的一种FPGA实现.是一个cs252\r\n的project的result\r\n供大家研究用
上传时间: 2013-09-06
上传用户:dsgkjgkjg
资源简介:无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故...
上传时间: 2013-06-19
上传用户:xinzhch
资源简介:本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论...
上传时间: 2013-04-24
上传用户:181992417
资源简介:卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器...
上传时间: 2013-07-23
上传用户:叶山豪
资源简介:本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯...
上传时间: 2013-04-24
上传用户:waizhang
资源简介:基于Xilinx FPGA的DDRSDRAM的Verilog控制代码,使用的FPGA为Virtex-4,实现对DDRSDRAM的简单控制(对一系列地址的写入和读取)。
上传时间: 2013-08-07
上传用户:ainimao
资源简介:Viterbi译码器的一种FPGA实现.是一个cs252 的project的result 供大家研究用
上传时间: 2013-12-16
上传用户:lunshaomo
资源简介:三篇关于Viterbi FPGA编译码器的优化设计文档: 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
上传时间: 2013-11-27
上传用户:邶刖
资源简介:UWB Viterbi decode matlab代码; 包括自己实现的matlat Viterbi 译码和调用matlab内部模块的代码; 分硬判决和软判决两种情况; 严格按照MB-OFDM UWB协议实现;
上传时间: 2016-07-26
上传用户:拔丝土豆
资源简介:2_1_9_软判决Viterbi译码器的设计与FPGA实现论文
上传时间: 2018-03-26
上传用户:laurentnov
资源简介:Viterbi译码器的设计与FPGA实现
上传时间: 2018-03-26
上传用户:laurentnov
资源简介:在数字通信中,采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段,并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下,卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码...
上传时间: 2013-04-24
上传用户:tedo811
资源简介:卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法,它按照最大似然译码准则,在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现,设计是采用硬...
上传时间: 2013-07-02
上传用户:坏天使kk
资源简介:Xilinx FPGA 做VGA驱动信号的Verilog原代码,ise版本9.2,
上传时间: 2013-08-16
上传用户:jasson5678
资源简介:WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案: High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上传时间: 2013-11-07
上传用户:defghi010
资源简介:基于Xilinx FPGA的DDRSDRAM的Verilog控制代码,使用的FPGA为Virtex-4,实现对DDRSDRAM的简单控制(对一系列地址的写入和读取)。
上传时间: 2014-01-22
上传用户:duoshen1989
资源简介:人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切,而人脸识别技术作为各种生物识别技术中最重要的方法之一,已经越来越多的受到重视。对于具有实时,快捷,低误识率的高...
上传时间: 2013-07-13
上传用户:李梦晗
资源简介:详细介绍了 关于Xilinx FPGA的内部结构,熟悉内部结构对于编写高效的代码有十分重要的作用
上传时间: 2013-08-09
上传用户:dumplin9
资源简介:FPGA 设计人员在满足关键时序余量的同时力争实现更高性能,在这种情况下,存储器接口的设计是一个一向构成艰难而耗时的挑战。Xilinx FPGA 提供 I/O 模块和逻辑资源,从而使接口设计变得更简单、更可
上传时间: 2013-10-15
上传用户:ecooo
资源简介: 电子发烧友网:针对目前电子发烧友网举办的“玩转FPGA:iPad2,赛灵思开发板等你拿”,小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉,所以特意在此整理了一些相关知识,希望对大家有所帮助。当然也希望Xilinx F...
上传时间: 2013-11-06
上传用户:时代将军
资源简介: 从消费类电子到工业、电信基础架构设备,FPGA与连接外面世界的模拟及混合信号IC如影随形,当系统中需要多个关键元件实现数据采集和处理功能时,您可以考虑是否选择FPGA更实惠?如何确定哪些器件最适合您的应用,而且它们之间的协同工作能力更强呢? Xi...
上传时间: 2013-11-04
上传用户:gy592333
资源简介:《基于Xilinx FPGA的OFDM通信系统基带设计》附带的代码
上传时间: 2014-01-10
上传用户:15501536189
资源简介:文中提出的卷积码译码Matlab仿真方案,旨在用Viterbi译码实现对卷积码译码的功能。仿真结果表明,维特比是一种良好的译码方式。
上传时间: 2013-11-16
上传用户:gai928943
资源简介:WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案: High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上传时间: 2013-10-21
上传用户:huql11633
资源简介:CVSD语音压缩的算法和程序流程.量阶δ能够自动地随输入信号平均斜率的大小而连续变化,译码输出信号实现了对输入信号的理想逼近,最后在可编程逻辑器件(FPGA)中实现了CVSD调制功能。
上传时间: 2015-03-12
上传用户:libenshu01