该文档为利用SystemverilogUVM搭建SOC及ASIC的RTL的验证环境讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
FPGA_ASIC-SoC验证环境搭建方法的研究
资料详细技术说明
从SoC (System on a Chip)验证环境外在的框架结构、内在的验证数据的组织与管理和体现其工作原理的系统脚本的设计思想三方面出发，讨论SoC验证环境的搭建方法，并使搭建的验证环境具有灵活、可重用、可配置性的特点
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →