fpga时钟,vhdl,带设置时分秒,暂停,复位功能
资源简介:fpga时钟分析,包括门控时钟与时钟偏仪分析,逻辑设计时钟分析,毛刺分析.
上传时间: 2013-08-30
上传用户:432234
资源简介:fpga时钟分析,包括门控时钟与时钟偏仪分析,逻辑设计时钟分析,毛刺分析.
上传时间: 2015-10-14
上传用户:lps11188
资源简介:fpga时钟设计程序代码,可调整时间,六位显示。
上传时间: 2015-12-23
上传用户:稀世之宝039
资源简介:EP2C CYCONLY 系列的fpga时钟测试程序,是由内部时钟分频后,点亮数码显示灯来证明的。绝对好用的程序。编写的执行效率很高
上传时间: 2014-01-13
上传用户:leehom61
资源简介:首先介绍了采用直接数字频率合成(DDS)技术的正弦信号发生器的基本原理和采用fpga实现DDS信号发生器的基本方法,然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点,其中重点分析了幅度量化杂散产生的误差及其原因,最后针对DDS原理上存在的...
上传时间: 2013-10-09
上传用户:ssj927211
资源简介:首先介绍了采用直接数字频率合成(DDS)技术的正弦信号发生器的基本原理和采用fpga实现DDS信号发生器的基本方法,然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点,其中重点分析了幅度量化杂散产生的误差及其原因,最后针对DDS原理上存在的...
上传时间: 2013-11-21
上传用户:himbly
资源简介:本书系统讲解通信网络领域Xilinx fpga内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例,涵盖Xilinx fpga在通信领域主流的IP核,阐述Xilinx fpga时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法;介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核...
上传时间: 2022-06-11
上传用户:
资源简介:DSP的使用正呈爆炸式发展。OFDM、GPS相关器、FFT、FIR滤波器或H.264之类计算密集型算法在从移动电话到汽车的各种应用中都很常见。设计人员实现DSP有三种选择:他们可以使用DSP处理器、fpga或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本,但其极...
上传时间: 2013-10-29
上传用户:xymbian
资源简介:影响fpga设计中时钟因素的探讨,能帮组fpga的设计
上传时间: 2013-08-05
上传用户:wkxiian
资源简介:基于fpga和PLL的函数信号发生器时钟部分的实现
上传时间: 2013-08-08
上传用户:xzt
资源简介:大型设计中fpga的多时钟设计策略,希望有需要的人喜欢
上传时间: 2013-08-14
上传用户:zhichenglu
资源简介:fpga异步时钟设计中的同步策略,需要
上传时间: 2013-08-23
上传用户:540750247
资源简介:通过fpga产生时钟的VHDL源码,QII7.1下调试通过
上传时间: 2013-08-24
上传用户:wtrl
资源简介:基于fpga的新型数据位同步时钟提取(CDR)实现方法
上传时间: 2013-08-28
上传用户:huyahui
资源简介:fpga的时钟详细讲解,可以让你更加熟悉的了解fpga的时钟设计。
上传时间: 2013-08-29
上传用户:1101055045
资源简介:CPLD/fpga设计中的时钟应用讲解 及其实例
上传时间: 2013-09-01
上传用户:3到15
资源简介:大型设计中fpga的多时钟设计策略,很详细的描述了在fpga设计中时钟设计的方法
上传时间: 2013-09-04
上传用户:妄想演绎师
资源简介:无沦是用离散逻辑、可编程逻辑,还是用全定制硅器件实现的任何数字设计,为了成功地操\r\n作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为,并且调试困难、花销很大。 在设计PLD/fpga时通常采用几...
上传时间: 2013-09-04
上传用户:yelong0614
资源简介:fpga全局时钟约束(Xilinx)
上传时间: 2013-11-13
上传用户:农药锋6
资源简介:提出了一种基于fpga的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。
上传时间: 2014-12-28
上传用户:498732662
资源简介:目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在fpga设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 fpga全局时...
上传时间: 2014-01-01
上传用户:maqianfeng
资源简介:随着电子技术的快速发展,各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面,时钟同步技术都发挥着极其重要的作用,得到了广泛的推广。对于分布式采集系统来说,中心主站需要对来自于不同采集设备的采集数...
上传时间: 2013-08-05
上传用户:lz4v4
资源简介:在工业控制领域,多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展,国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层...
上传时间: 2013-08-04
上传用户:hn891122
资源简介:fpga器件在通信、消费类电子等领域应用越来越广泛,随着fpga规模的增大、功能的加强对时钟的要求也越来越高。在fpga中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先,描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性...
上传时间: 2013-04-24
上传用户:变形金刚
资源简介:在工业控制领域,多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展,国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层...
上传时间: 2013-07-28
上传用户:heart520beat
资源简介:fpga芯片与ADI公司的AD9779之间的通信,总共有四个通道,68对LVDS,采样时钟是122.88MHz
上传时间: 2013-08-10
上传用户:一天睡三次
资源简介:一种基于fpga 实现的全并行结构FFT 设计方法,采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns
上传时间: 2013-08-16
上传用户:467368609
资源简介:用fpga实现大型设计时,可能需要fpga具有以多个时钟运行的多重数据通路,这种多时钟fpga设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线
上传时间: 2013-08-23
上传用户:q986086481
资源简介:1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波后在示波器上观察; 3、 输出波形要求: 在输入时钟频率为16KHz时,输出正弦波...
上传时间: 2013-09-06
上传用户:zhuimenghuadie
资源简介:简单明了的VHDL程序实现24小时计时时钟!
上传时间: 2013-10-19
上传用户:ikemada