脑机接口载波提取算法的FPGA设计与实现

选择适当的信号分析方法从脑电记录中提取用户的信息和命令，是改进脑计算机接口通信速率的方法之一。因此，我们构建了一个基于自回归模型和小波变换多分辨分析的诱发电位单次提取的算法。但该算法计算复杂度较高，BCI系统的数据量较大，仅靠软件实现往往难以满足实时性的需求，为此我们提出来基于FPGA的BCI载波提取算法实现方式。 实时信号处理系统中，底层的信号处理算法计算量大，对处理速度的要求高，但运算结构相对比较简单，适于用ＦＰＧＡ进行硬件实现。高层处理算法的特点是所处理的数据量较低层算法少，但算法的控制结构复杂，适于用寻址方式灵活、通信机制强大的ＤＳＰ芯片来实现。 对系统综合分析后，我们提出了选用DSP和FPGA相结合、构建实现BCI接口载波提取算法硬件平台的这一设计方案。 根据上述技术方案对算法进行分解后，提出了具体的硬件体系结构。结构中充分利用了流水线处理模式，发挥了双端口RAM器件的优势，以保证数据处理的高速、高效性。 随后按照自顶向下的设计方法，通过对算法的特点进行分析，把算法划分为不同的功能子模块，包括接口单元、存储单元、运算单元、控制单元等。分别对子模块进行了设计实现。设计过程中，利用了VHDL语言的结构严谨、表达清晰的特点，用高层次的描述语言直接去构造最底层的硬件逻辑结构；又充分利用模块化的设计，发挥了可重用技术的优点，使设计层次分明、硬件结构简洁明了。 最后利用集成EDA工具QUARTUS Ⅱ4.0，结合ALTERA公司的Stratix系列芯片，完成了FPGA开发的全过程。实验结果表明，本文所设计系统能够完成基于自回归模型和小波变换多分辨分析的BCI载波的单次提取算法。较好地解决了BCI信号处理中实时性的需求。

点击标签浏览更多相关技术资料资源：