Viterbi译码器的FPGA实现技术研究 - 免费下载
技术资料资源
文件大小：1881 K
📋 资源详细信息
💡 温馨提示：本资源由用户 kjl 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
近年来随着大规模集成电路工艺水平的提高,人们在维特比算法及其硬件实现方面作了大量的研究工作.该文详细阐述了最大似然译码和维特比译码算法.在深入分析维特比译算法的基础上,对其进行改进,提出了SMDO法,并对其进行了存储量是传统方法的一半,译码延迟比传统方法小(L-1)倍,仿真结果也证明了其正确性.本维特比译码器的硬件采用了先进的现场可编程门阵列(FPGA),文中首先对本设计使用的FPGA器件及开发工具MAX+PLUSIIT 和所使用的编程语言VHDL进行了介绍,然后详细讨论了维特比算法的硬件实现问题,特别是SMDO法.在硬件实现设计中,根据维特比译码器约束度的大小,并综合考虑译码速度和所占用的逻辑资源的大小采用了不同的结构.同时,对所提出的新结构进行了软件和硬件的仿真验证.通过对仿真结果的分析提出所设计的维特比译码器特性与理论分析结果相吻合的结论.
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →