基于DSP和FPGA的雷达信号分选电路设计.rar

对雷达信号的分选识别，是现代电子对抗中非常重要的环节之一，识别出敌方雷达的类型，才能有效的对敌方雷达进行干扰。随着现代电子技术的发展，可编程器件(Field Programmable Gate Array-FPGA)越来越多的应用到实际中，数字信号处理器(Digital Signal Processor-DSP)的性能也不断提升，本文介绍一种利用DSP和FPGA芯片协同处理实现雷达信号分选的电路。 本文先对用于雷达信号分选的主要算法：累积差值直方图算法和序列差值直方图算法，进行了分析比较，具体涉及到两种算法的运算量、检测门限、误判情况和对特殊信号处理能力，并且对两种算法进行仿真。结合两种算法各自的优点，给出一个适合本系统的算法。设计具体电路系统完成信号分选的任务，主要内容如下： 1．搭建硬件平台，具体涉及到FPGA、DSP、外部存储器、系统电源、FPGA外部配置电路和DSP外部配置电路等。 2．编写VHDL程序，实现FPGA内部逻辑功能，在一定的时间内，对雷达信号采集参数，计算出各个脉冲的脉宽，以及各个脉冲到达时间。 3．FPGA采集的信号参数信息传送到DSP处理器中处理，根据前面分析的算法，编写相应的DSP程序，对多种信号进行分选，给出各个脉冲序列的脉冲重复周期参数，并且更新雷达库，同时输出信号，对威胁等级高的雷达进行干扰。

点击标签浏览更多相关技术资料资源：