基于FPGA的IIR数字滤波器的设计与实现.rar

在现代电子系统中，诸如通讯、视频和图像处理等系统中都要求对信号处理要有实时性和灵活性，而现有的DSP处理器难以同时达到这两方面的要求。随着可编程逻辑器件和EDA技术的发展，FPGA在性能、成本、灵活性和功耗等方面的优势都突显出来，基于FPGA的信号处理器已广泛应用于各种信号处理领域。 本文完成了基于FPGA的IIR数字滤波器的设计与实现。文章首先从资源和速度方面讨论DSP基本算法中的加法器、乘法器、乘累加器，并且讨论了如何运用分布式算法来提高DSP算法中的核心MAC速度。然后结合IIR数字滤波器的基本结构，针对分布式算法中查找表规模过大的缺点，采用级联或并联结构，利用多块查找表使得硬件规模极大地减小，提出了并行和串行相结合的设计方案，并且实现了级联方式的10阶IIR低通滤波器，又在Ouartus Ⅱ7.1软件平台上，采用Cyclone系列器件中的EPlC60240C8，对设计的滤波器进行了仿真验证，然后对Matlab理论值和仿真值进行了比较分析，验证了设计的IIR滤波器的正确性。最后，还制作了硬件电路，以不同频率的方波作为输入信号，测试滤波效果。 实验系统测试结果表明，本文所设计的滤波器硬件规模较小，是对DA设计方法的一种发展改进，改进后系统最高时钟频率达到了80MHz以上，体现了设计的实时性。同时，只要将查找表进行相应的改动，就能分别实现低通、高通、带通IIR滤波器，体现了设计的灵活性。

点击标签浏览更多相关技术资料资源：