FPGA动态自重构系统的设计方法学研究.rar

当前主流计算模式是处理器模式和ASIC(Application Specific Integerated Circuit)模式，处理器计算模式虽然能够灵活地实现各种计算任务，但是性能上有不足；ASIC模式虽然性能较高，却不能够灵活地应对计算任务的改变。在这种情况下，FPGA(FieldProgrammable Gate Array)的可重构特性以及高效的并行执行效率，使之兼顾硬件的高性能和软件的灵活性，引起人们的广泛关注。 本论文在大连理工大学与Intel公司合作项目的资助下，研究并提出了一种动态自重构系统的设计方法，利用FPGA内嵌硬核微处理器来控制FPGA动态重构的实现。本文以Xilinx公司的Virtex-II Pro FPGA为载体，对基于SRAM工艺的FPGA的配置原理、配置结构以及配置流程进行研究，并对EAPR(Early Access Partial Reconfiguration)动态重构设计方法进行了分析。结合实践和Xilinx公司新推出的多种FPGA开发工具，提出了一种FPGA动态自重构系统设计方法，并编写了OPB DCR SOCKET模块来简化重构IP核的设计，为利用动态重构技术进行复杂系统的设计提供了指导方法。 本论文采用改进的动态自重构系统的设计方法设计了一个多媒体信息处理系统。该系统通过FPGA内嵌微处理器动态重构视频处理模块、音频处理模块和算术运算模块，可动态地改变某一重构功能而不影响其他功能模块的正常运行。该系统不仅验证了所提出的设计方法的有效性，同时也展现了动态重构技术在硬件资源分时复用方面的优越性。论文最后对实现的多媒体系统重构时间进行测试，对结果进行了分析，并对改进方案进行了讨论。 关键词：FPGA；动态重构；动态自重构；设计方法学；多媒体信息处理

点击标签浏览更多相关技术资料资源：