干线综合测试仪FPGA设计实现.rar - 免费下载
技术资料资源
文件大小：4327 K
📋 资源详细信息
💡 温馨提示：本资源由用户 jiabin 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
干线传输设备是每个通信系统的重要组成部分，它串接在交换机（或复接器）和信道机之间，用于完成干线信息的编解码工作。在干线传输设备的生产调试、检验、验收以及日常维护过程中，都需要对其功能性能进行检测。但是，目前还没有一个适合多种网系的测试设备可供使用，给干线传输设备的生产、检验以及网络维护、故障定位等工作带来不便。因而，急需研制一种能够适应目前主要网系传输设备接口的测试仪。 @@ 本文的目的正是要搭建一个以FPGA+DSP为基础的干线综合测试仪，为干线传输设备的生产、检验以及网络维护、故障定位等工作提供帮助，对工程应用有着积极的现实意义。 @@ 论文的主要工作是测试仪FPGA部分的设计实现，包括以下几个方面： @@ 1、提出了设计思路：详细分析了预期被测设备的接口种类、数据帧结构特点，最终给出了测试仪的设计结构； @@ 2、设计实现了信码发送：用硬件描述语言VHDL编写程序在FPGA上实现了符合一定帧结构的发送端测试信号源； @@ 3、设计实现了信码接收：实现了发送信码的同步检测，得到了误码记数和传输延时信息，并将信息送DSP处理。 @@关键词：FPGA； VHDL；伪随机序列；测试仪；帧结构
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →