可实现快速锁定的FPGA片内延时锁相环设计

相 关 资 源

• fpga内全数字延时锁相环的设计.rar免费下载

  资源简介：现场可编程门阵列(fpga)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片fpga芯片。现在，fpga已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度fpga中，芯片上时钟分布质量变的越...

  标签： fpga 全数字 延时

  上传时间： 2013-06-10

  上传用户：yd19890720

• 基于fpga的全数字锁相环设计免费下载

  资源简介：基于fpga的全数字锁相环设计,内有设计过程和设计思想

  标签： fpga 全数字 锁相环

  上传时间： 2013-08-13

  上传用户：fqscfqj

• 基于fpga的全数字锁相环设计,内有设计过程和设计思想免费下载

  资源简介：基于fpga的全数字锁相环设计,内有设计过程和设计思想

  标签： fpga 全数字 锁相环 过程

  上传时间： 2017-02-11

  上传用户：evil

• 基于LabVIEW fpga的三相锁相环设计与实现免费下载

  资源简介：基于LabVIEWfpga的三相锁相环设计与实现摘要：针对传统 ＦＰＧＡ 模式开发的锁相环在实时人机交互方面的不足，设 计 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技术的三相锁相环；方 案 以 ｓｂＲＩＯ－９６３１模块为硬件平台，利用 ＬａｂＶＩＥＷ 编程控制 ＦＰ...

  标签： labview fpga

  上传时间： 2022-02-18

  上传用户：XuVshu

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-09

  上传用户：daguda

• 基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高免费下载

  资源简介：基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系...

  标签： 145159 PLL 频率合成器 芯片

  上传时间： 2014-01-17

  上传用户：虫虫虫虫虫虫

• 基于DSP Builder的带宽自适应全数字锁相环的设计与实现免费下载

  资源简介：该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： dsp

  上传时间： 2022-05-01

  上传用户：

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF

  标签： Q5 数据 PLL 输入

  上传时间： 2017-07-24

  上传用户：璇珠官人

• 锁相环设计文档和一个可执行文件免费下载

  资源简介：锁相环设计文档和一个可执行文件

  标签： 锁相环 文档 可执行文件

  上传时间： 2013-12-05

  上传用户：waitingfy

• 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计免费下载

  资源简介：一种改进的全数字锁相环设计 一种改进的全数字锁相环设计

  标签： 全数字 锁相环

  上传时间： 2013-12-24

  上传用户：stampede

• easy pll,很好的PLL(锁相环设计工具)!免费下载

  资源简介：easy pll,很好的PLL(锁相环设计工具)!

  标签： easy PLL pll 锁相环

  上传时间： 2014-06-07

  上传用户：sunjet

• 用于时钟恢复的全数字锁相环设计免费下载

  资源简介：用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。

  标签： 时钟恢复 全数字 锁相环

  上传时间： 2016-05-23

  上传用户：stewart·

• 收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.免费下载

  资源简介：收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.

  标签： VHDL 数字锁相环 语言

  上传时间： 2014-12-07

  上传用户：kytqcool

• 锁相环设计的英文电子书免费下载

  资源简介：锁相环设计的英文电子书，使用vhdl语言描述。

  标签： 锁相环 英文 电子书

  上传时间： 2013-12-24

  上传用户：hopy

• 基于TRAC器件的锁相环设计研究.rar免费下载

  资源简介：锁相技术相关专辑 38册 209M基于TRAC器件的锁相环设计研究.rar

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 三相不平衡时的PWM整流器锁相环设计.pdf免费下载

  资源简介：锁相技术相关专辑 38册 209M三相不平衡时的PWM整流器锁相环设计.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 应用于十万门fpga的全数字锁相环设计免费下载

  资源简介：在过去的十几年间，fpga取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着fpga的集成度不断增大，在高密度fpga中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时...

  标签： fpga 应用于 全数字 锁相环

  上传时间： 2013-07-06

  上传用户：LouieWu

• 基于fpga的全数字锁相环的设计免费下载

  资源简介：随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...

  标签： fpga 全数字 锁相环

  上传时间： 2013-06-09

  上传用户：mosliu

• 锁相环问题的仿真免费下载

  资源简介：锁相环问题的仿真，可以解决数字锁相环的仿真问题

  标签： 锁相环 仿真

  上传时间： 2014-03-06

  上传用户：Yukiseop

• 介绍了一种基于新型fpga的高速数字下变频的实现方法 它充分利用数字下变频的优化算法以及fpga领域的新技术去除由于数据速率过高而造成的各种瓶颈,极大地减少了计算量 和fpga片内资源的消耗.免费下载

  资源简介：介绍了一种基于新型fpga的高速数字下变频的实现方法 它充分利用数字下变频的优化算法以及fpga领域的新技术去除由于数据速率过高而造成的各种瓶颈,极大地减少了计算量 和fpga片内资源的消耗.

  标签： fpga 高速数字 下变频 实现方法

  上传时间： 2016-01-27

  上传用户：z754970244

• 程序主要功能如下: 1,可实现多域名的二级域名申请,添加多个域名 2,可限制各域名的注册数 3,可对域名进行排序 3,可限制用户多长时间内可注册一次 4,可设置是否弹出广告条,以及免费下载

  资源简介：程序主要功能如下: 1,可实现多域名的二级域名申请,添加多个域名 2,可限制各域名的注册数 3,可对域名进行排序 3,可限制用户多长时间内可注册一次 4,可设置是否弹出广告条,以及广告窗口的大小. 5,可设置系统保留帐号,以及需屏蔽的敏感字符 6,用户...

  标签： 程序 二级 排序 用户

  上传时间： 2013-12-24

  上传用户：123456wh

• 基于fpga的数字三相锁相环的优化设计免费下载

  资源简介：数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明...

  标签： fpga 数字 三相 优化设计

  上传时间： 2013-11-15

  上传用户：yjj631

• fpga 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。免费下载

  资源简介：fpga 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。

  标签： fpga Mars VHDL EP

  上传时间： 2017-05-25

  上传用户：shizhanincc

• 基于fpga实现的一种新型数字锁相环免费下载

  资源简介：基于fpga实现的一种新型数字锁相环

  标签： fpga 新型数字 锁相环

  上传时间： 2013-08-07

  上传用户：2467478207

• 赛灵思spartan6系列fpga片内资源设计指导免费下载

  资源简介：赛灵思spartan6系列fpga片内资源设计指导

  标签： spartan6 fpga 赛灵思 资源

  上传时间： 2013-10-28

  上传用户：hahayou

• 基于fpga的数字三相锁相环的优化设计免费下载

  资源简介：数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明...

  标签： fpga 数字 三相 优化设计

  上传时间： 2013-10-22

  上传用户：emhx1990

• 针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用fpga 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电免费下载

  资源简介：针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用fpga 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利 用仿真波形验证该设计的合理性和有效性。整...

  标签： fpga 297 HCT 高频感应

  上传时间： 2014-01-11

  上传用户：AbuGe

• fpga片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明 使用 fpga免费下载

  资源简介：fpga片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 fpga 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。fpga型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps/////////////////////////////////////////////////...

  标签： fpga fifo verilog quartus

  上传时间： 2021-12-19

  上传用户：20125101110

• 一款最大功率150W可实现92%能效的LED路灯电源设计免费下载

  资源简介：一款最大功率150W可实现92%能效的LED路灯电源设计

  标签： 150W 92% LED 最大功率

  上传时间： 2013-04-15

  上传用户：eeworm

• 高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题免费下载

  资源简介：针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用fpga 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性...

  标签： 高频感应 加热电源 模拟锁相环 频率

  上传时间： 2013-08-22

  上传用户：nairui21