基于FPGA的高速误码仪研制——发端子系统的研制

误码率测试仪用于对通信系统的可靠性检测中，是检验数据传输质量的重要手段。本课题研究用于地面站综合处理终端系统中的高速误码率测试仪。高速误码率测试仪采用数字复接技术，基于FPGA研制而成，数据率可达300Mbps以上。 本文第二章介绍数字通信及复接技术的有关理论；第三章介绍高速误码率测试仪发端子系统的设计方案；第四章介绍高速误码率测试仪的硬件设计及实现过程，并给出了一些实际设计电路；第五章介绍高速误码率测试仪发送端软件设计及实现过程，并给出了各程序模块及顶层模块的仿真结果；第六章给出了高速误码率测试仪发送端的测试参数。最后，本文对课题研究与开发过程进行了总结，并提出了下一阶段要进行的工作。 本课题硬件采用Xilinx公司XC2VP4平台级FPGA为核心控制芯片，软件采用Xilinx公司最新集成化EDA开发工具ISE7.1iFoundation，仿真工具ModelSimSE6.0，综合工具SynplifyPro8.1等设计完成，高速电路采用LVDS信号进行连接。硬件和软件调试已经成功，各项指标都达到了设计要求。高速误码率测试仪已经用于地面站综合处理终端系统的误码检测中，并已取得良好效果。

点击标签浏览更多相关技术资料资源：