高可靠R80515的设计与实现

单粒子翻转是指数字电路的存储单元中的某一位因受到干扰而发生翻转，从而引起存储内容的变化，它是目前导致处理器运行失效的主要原因。虽然SEU不破坏任何半导体器件，但是它将导致所存储的数据出错或指令的执行错误，甚至引起系统的崩溃。随着数字电路的集成度不断提高，单粒子翻转效应也越来越明显。如何提高微处理器的容SEU能力，是当前高可靠微处理器设计领域的一个研究重点。 三模冗余和EDAC是对电路进行加固的重要方法。控制流检测技术可以在运行时发现程序的执行错误，从而提高微处理器的可靠性。现场可编程门阵列FPGA在现代数字电路设计中发挥着越来越重要的作用。从简单的接口电路到复杂的状态机，甚至是片上系统SoC，都可以采用FPGA来进行设计。FPGA正在各个设计领域获得越来越广泛的应用。 本文首先对R80515开源IP核进行了深入的分析，然后对数字电路的SEU现象进行了研究。在此基础上，本文提出了容SEU错的高可靠R80515体系结构；结合Virtex—Ⅱ Pro器件的特性，优化了EDAC编解码器的实现，节约了硬件资源；分析了不同的TMR粒度对于电路可靠性的影响，指出细粒度的TMR具有更高的可靠性。最后，综合运用这些加固技术对R80515的核心部分进行了加固，并提供了对控制流检测技术的支持。实验结果表明，该体系结构较好地实现了R80515在FPGA上的加固。

点击标签浏览更多相关技术资料资源：