Verilog模24计数器

相 关 资 源

• 用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。免费下载

  资源简介：用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。

  标签： 模块 硬件描述语言 原理图 模

  上传时间： 2016-08-02

  上传用户：pinksun9

• 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）免费下载

  资源简介：利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。

  标签： HEX 计数器 模 1Hz

  上传时间： 2014-12-20

  上传用户：dbs012280

• 模5计数器verilog免费下载

  资源简介：verilog语言设计模5计数器，包括源程序和仿真程序，vivado软件可直接下载运行。

  标签： verilog 模 计数器

  上传时间： 2020-05-05

  上传用户：may14

• VIP专区-嵌入式/单片机编程源码精选合集系列（133）免费下载

  资源简介：智能卡技术与应用

  标签： 智能卡技术

  上传时间： 2013-06-24

  上传用户：eeworm

• 用verilog实现单片机计数器 用verilog实现单片机计数器免费下载

  资源简介：用verilog实现单片机计数器 用verilog实现单片机计数器

  标签： verilog 单片机 计数器

  上传时间： 2013-12-21

  上传用户：h886166

• 用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子免费下载

  资源简介：用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子

  标签： vhdl VHDL 语言 模

  上传时间： 2013-12-27

  上传用户：dongbaobao

• 模可变计数器,可实现模2模8模10模16,异步清零,模可变加减计数免费下载

  资源简介：模可变计数器,可实现模2模8模10模16,异步清零,模可变加减计数

  标签： 模 16 减 计数器

  上传时间： 2013-11-25

  上传用户：Ants

• 该实验设计模60计数器免费下载

  资源简介：该实验设计模60计数器，并通过数码管进行显示，最后实现秒表的功能。7段数码管采用共阴极数码管，如图1所示，当某段接有高电平时该段将发光。

  标签： 实验 模 计数器

  上传时间： 2014-01-18

  上传用户：aa54

• VIP专区-嵌入式/单片机编程源码精选合集系列（88）免费下载

  资源简介：弹簧挂锁设计--MSC.ADAMS View使用入门练习

  标签： ADAMS View MSC 弹簧

  上传时间： 2013-06-18

  上传用户：eeworm

• 基于Multisim的计数器设计仿真免费下载

  资源简介：计数器是常用的时序逻辑电路器件，文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片，设计实现了任意模值计数器电路，并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性，设计与仿真结果表明，中规模集成计...

  标签： Multisim 计数器 仿真

  上传时间： 2014-12-23

  上传用户：Vici

• 用VHDL写的源代码程序免费下载

  资源简介：用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。

  标签： VHDL 源代码 程序

  上传时间： 2016-10-28

  上传用户：SimonQQ

• 24位模数转换器ADS1216.rar免费下载

  资源简介：新型8 通道24 位模数转换器ADS1216 及其应用

  标签： 1216 ADS 24位

  上传时间： 2013-04-24

  上传用户：lmeeworm

• 24,60,100进制的计数器免费下载

  资源简介：24,60,100进制的计数器，还有数字时钟，欢迎下载哦~

  标签： 100 24 60 进制

  上传时间： 2013-12-07

  上传用户：wweqas

• 一个用VerilogHDL语言编写的模6的二进制计数器免费下载

  资源简介：一个用VerilogHDL语言编写的模6的二进制计数器

  标签： VerilogHDL 语言 编写 模

  上传时间： 2015-07-22

  上传用户：sjyy1001

• 自己编制的计数器的verilog代码 希望能对大家有所帮助免费下载

  资源简介：自己编制的计数器的verilog代码 希望能对大家有所帮助

  标签： verilog 编制 代码 家

  上传时间： 2014-01-24

  上传用户：zwei41

• 24进制计数器VHDL程序免费下载

  资源简介：24进制计数器VHDL程序 --文件名：counter24.vhd。 --功能：24进制计数器。

  标签： VHDL 进制计数器 程序

  上传时间： 2013-05-19

  上传用户：shizhanincc

• 单片机应用技术选编10免费下载

  资源简介：单片机应用技术选编10 目录 第一章 专题论述1.1 嵌入式系统的技术发展和我们的机遇(2)1.2 一种新的电路设计和实现方法——进化硬件(8)1.3 从8/16位机到32位机的系统设计(13)1.4 混合SoC设计(18)1.5 AT24系列存储器数据串并转换接口的IP核设计(23)1.6 低能耗嵌...

  标签： 单片机 应用技术

  上传时间： 2013-12-04

  上传用户：vmznxbc

• 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能免费下载

  资源简介：减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲...

  标签： Verilog 计数器 HDL 减

  上传时间： 2015-03-28

  上传用户：zycidjl

• 用vhdl实现24小时计数器免费下载

  资源简介：用vhdl实现24小时计数器，方法简单实用。 仿真环境MAXPLUS-

  标签： vhdl 计数器

  上传时间： 2013-12-27

  上传用户：luopoguixiong

• 计数器 同步异步预置数清零 verilog hdl 编写免费下载

  资源简介：计数器 同步异步预置数清零 verilog hdl 编写

  标签： verilog hdl 计数器 编写

  上传时间： 2013-12-18

  上传用户：凤临西北

• 本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.免费下载

  资源简介：本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.

  标签： DRAM Verilog 控制 程式

  上传时间： 2014-01-14

  上传用户：tzl1975

• 用VHDL能进行正常的时、分、秒计时功能、分别有6个数码管显示24小时、60分钟、60秒钟的计数器显示。免费下载

  资源简介：用VHDL能进行正常的时、分、秒计时功能、分别有6个数码管显示24小时、60分钟、60秒钟的计数器显示。

  标签： VHDL 分 正 数码管显示

  上传时间： 2013-12-20

  上传用户：kytqcool

• VHDL源代码.设计一个模为4的计数器免费下载

  资源简介：VHDL源代码.设计一个模为4的计数器，并在实验箱上用七段数码管显示结果

  标签： VHDL 源代码 模 计数器

  上传时间： 2013-12-25

  上传用户：zxc23456789

• 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 　　9.3.1 脉冲计数器的工作原理 　　9.3.2 计数模块的设计与实现 　　9.3.3 parameter的使用免费下载

  资源简介：基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 　　9.3.1 脉冲计数器的工作原理 　　9.3.2 计数模块的设计与实现 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循环语句的使用方法 　　9.3.5 系统函数$random的使用方法 　　9.3.6 脉...

  标签： Verilog-HDL parameter 9.3 硬件电路

  上传时间： 2013-12-14

  上传用户：jeffery

• 用verilog硬件描述语言编写的16位数模转换器的源代码免费下载

  资源简介：用verilog硬件描述语言编写的16位数模转换器的源代码，可以综合

  标签： verilog 硬件描述语言 数模转换器 源代码

  上传时间： 2015-09-22

  上传用户：JasonC

• 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&免费下载

  资源简介：基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&#8226 测试&#8226 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——...

  标签： Cyclone Verilog Altera 144C

  上传时间： 2015-09-27

  上传用户：1051290259

• ad7714是美国公司生产的24 位串行模数转换器,电源和数据接口在ad7710的基础上作了较大改进.可用于低频小信号的测量.免费下载

  资源简介：ad7714是美国公司生产的24 位串行模数转换器,电源和数据接口在ad7710的基础上作了较大改进.可用于低频小信号的测量.

  标签： ad 7714 7710 美国公司

  上传时间： 2014-11-22

  上传用户：标点符号

• DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K免费下载

  资源简介：DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

  标签： signal_out signal_in DPLL 模

  上传时间： 2013-12-26

  上传用户：希酱大魔王

• 编写verilog代码 利用实验箱上的A/D芯片完成模数转换。输入电压由实验箱提供免费下载

  资源简介：编写verilog代码 利用实验箱上的A/D芯片完成模数转换。输入电压由实验箱提供，其幅值在0~5V间变化，由电位器控制。输出信号显示输入的模拟电压值，由数码管显示为2位BCD码的形式。

  标签： verilog 实验箱 编写 代码

  上传时间： 2013-12-16

  上传用户：songnanhua

• TI生产的24位模数转换芯片ADs1258的中文翻译资料免费下载

  资源简介：TI生产的24位模数转换芯片ADs1258的中文翻译资料，可以帮助使用者用更快的时间读懂芯片结构进而投入开发工作，缩短前期准备时间。

  标签： 1258 ADs 24位 模数转换芯片

  上传时间： 2016-04-18

  上传用户：sunjet