使用VHDL语言编写的A/D转换程序,可在FPGA平台使用
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
unit1.pas
2.8 KB
包内组件
2
FILE
project1.exe
400 KB
包内组件
3
FILE
project1.cfg
434 B
包内组件
4
FILE
project1.dpr
188 B
包内组件
5
FILE
unit1.dfm
6.5 KB
包内组件
6
FILE
project1.dof
2 KB
包内组件
7
FILE
unit1.dcu
7.3 KB
包内组件
8
FILE
unit1.ddp
51 B
包内组件
9
FILE
project1.res
876 B
包内组件