虫虫虫开发者社区

上传资源

vhdl 范例

VHDL/FPGA/Verilog 8 K 107 次下载 2017-08-10

资源详细信息

文件格式

RAR

文件大小

8 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2017-08-10 00:45

下载统计

107 次

所需积分

2 积分

vhdl 范例 - 资源详细说明

vhdl 范例，很多程序，来源于软件内部

vhdl 范例 - 源码文件列表

本资源包含 17 个源码文件支持在线预览，点击文件名即可查看

1

counters.vhd

2

reginf.vhd

3

condsig.vhd

4

selsig.vhd

5

condsigm.vhd

6

proc.vhd

7

enumsmch.vhd

8

simpsig.vhd

9

selsigen.vhd

10

adder.vhd

11

reg12.vhd

12

reg24.vhd

13

latchinf.vhd

14

statmach.vhd

15

reg24lpm.vhd

查看完整源码列表 (共 17 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 vhdl 范例

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#VHDL #硬件描述语言 #范例代码

相关VHDL/FPGA/Verilog资源推荐