欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
cycloneII Quartus verilog开发的简单
cycloneII Quartus verilog开发的简单时序电路
VHDL/FPGA/Verilog
258 K
153 次下载
2014-01-22
资源详细信息
文件格式
RAR
文件大小
258 K
资源分类
VHDL/FPGA/Verilog
上传者
pipiooxx
发布时间
2014-01-22 09:36
下载统计
153
次
所需积分
2 积分
cycloneII Quartus verilog开发的简单时序电路 - 资源详细说明
cycloneII Quartus verilog开发的简单时序电路
cycloneII Quartus verilog开发的简单时序电路 - 源码文件列表
本资源包含 91 个源码文件
支持在线预览,点击文件名即可查看
1
basketball.root_partition.map.hdbx
查看源码
2
basketball.root_partition.map.atm
查看源码
3
basketball.root_partition.cmp.atm
查看源码
4
basketball.root_partition.map.kpt
查看源码
5
basketball.root_partition.cmp.hdbx
查看源码
6
basketball.root_partition.cmp.rcf
查看源码
7
basketball.root_partition.cmp.dfp
查看源码
8
basketball.root_partition.map.dpi
查看源码
9
basketball.root_partition.cmp.logdb
查看源码
10
basketball.root_partition.cmp.kpt
查看源码
11
readme
查看源码
12
basketball.pin
查看源码
13
basketball.vwf
查看源码
14
basketball.qsf
查看源码
15
basketball.tan.summary
查看源码
查看完整源码列表 (共 91 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 cycloneII Quartus verilog开发的简单
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Cyclone II
#Quartus
#Verilog
#时序电路
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
cycloneII
Quartus
Verilog
开发的简单
时序电路
cycloneII Quartus Verilog开发的简单时序电路...
2014-01-22
153 次
1055 浏览
2
Quartus
II
Verilog
开发指导
Quartus II Verilog开发指导...
2024-09-25
9 次
3309 浏览
3
简单的
Verilog
五分频电路描述
简单的Verilog五分频电路描述,可综合。已经过检验...
2014-01-17
88 次
1079 浏览
4
CycloneII-EP2C5开发板原理图
难得一见的Cyclone II EP2C5开发板完整原理图,涵盖核心电路设计与接口布局,是FPGA开发与硬件调试的珍贵参考资料。...
2026-01-15
1 次
27 浏览
5
简单51单片机开发板的电路设计
该文档为简单51单片机开发板的电路设计讲解资料,讲解的还不错,感兴趣的可以下载看看…………………………...
2021-11-01
6 次
7054 浏览
6
很好的CycloneII开发板原理图
很好的CycloneII开发板原理图...
2013-12-25
64 次
1074 浏览
7
cycloneII原版开发板的原理图
cycloneII原版开发板的原理图,对大家的设计是很好的参考。...
2016-12-28
129 次
1056 浏览
8
基于
Quartus
II 9.0 (32-Bit)的
Verilog
语言时钟程序
基于Quartus II 9.0 (32-Bit)的Verilog语言时钟程序...
2023-09-05
4 次
5755 浏览
9
使用
Quartus
开发通过VHDL语言实现的LPC时序
使用Quartus开发。该程序通过VHDL语言实现了LPC时序。...
2022-04-23
2 次
1690 浏览
10
在DE2开发板上实现的一个简单乒乓球的程序。开发语言-
Verilog
在DE2开发板上实现的一个简单乒乓球的程序。开发语言-Verilog...
2022-11-20
7 次
3428 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源