提供《用状态机对A/D转换器0809的采样控制电路的实现。工具:Quartus ii 6.0 语言:VHDL》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 46 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
myled.pof
207.1 KB
包内组件
2
FILE
myled_assignment_defaults.qdf
26.4 KB
包内组件
3
FILE
myled.map.eqn
1.1 KB
包内组件
4
FILE
myled.map.summary
285 B
包内组件
5
FILE
myled.qsf
2.9 KB
包内组件
6
FILE
myled.tan.summary
1015 B
包内组件
7
FILE
myled.fit.summary
367 B
包内组件
8
FILE
myled.fit.rpt
33.8 KB
包内组件
9
FILE
myled.tan.rpt
61.4 KB
包内组件
10
FILE
myled.pin
25 KB
包内组件
11
FILE
myled.vhd
1 KB
包内组件
12
FILE
myled.qpf
1.5 KB
包内组件