电路原理图 VHDL/FPGA/Verilog 人工审核无毒

sata_device_model,对做硬盘控制器的朋友有帮助

所属分类 VHDL/FPGA/Verilog
文件大小 17005 K
文件格式 RAR 文件
累计下载 173 次
分享作者
发布日期

资料详细技术说明

sata_device_model,对做硬盘控制器的朋友有帮助

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
mem_interface_top_usr_top_0.v 4.9 KB
包内组件
2 FILE
mem_interface_top_usr_ram_d_0.v 1.8 KB
包内组件
3 FILE
ddr2.v 103.3 KB
包内组件
4 FILE
model_manual.pdf 98.7 KB
包内组件
5 FILE
mem_interface_top_phy_dq_iob.v 3.7 KB
包内组件
6 FILE
mem_interface_top_idelay_ctrl.v 1.3 KB
包内组件
7 FILE
sata_hdd_vcs.v 5 KB
包内组件
8 FILE
mem_interface_top_phy_calib_0.v 48 KB
包内组件
9 FILE
mem_interface_top_ddr2_top_0.v 7.5 KB
包内组件
10 FILE
mem_interface_top_phy_write_0.v 7.4 KB
包内组件
11 FILE
mem_interface_top_phy_io_0.v 11 KB
包内组件
12 FILE
rdfifo_128_32.v 5.3 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分