提供《OFDM系统中FFT的Verilog HDL 语言实现。》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 14173 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
clock_divider.v
2.1 KB
包内组件
2
FILE
control_operation_fsm.vhd
3.6 KB
包内组件
3
FILE
tester.v
3 KB
包内组件
4
FILE
uart 源码 (lattice version).rar
84.8 KB
包内组件
5
FILE
uart 源码 (verilog).zip
9.9 KB
包内组件
6
FILE
serial_interface_rtl.vhd
5.7 KB
包内组件
7
FILE
uart 源码 (vhdl).zip
10.5 KB
包内组件
8
FILE
uart_top_rtl.vhd
6.1 KB
包内组件
9
FILE
xmit_rcv_control_fsm.vhd
9.7 KB
包内组件
10
FILE
uart16550.tar.gz
182.7 KB
包内组件
11
FILE
cpu_interface_rtl.vhd
2 KB
包内组件
12
FILE
status_registers_rtl.vhd
2.2 KB
包内组件