提供《对ASK调制解调进行了仿真,包括程序仿真和模型仿真》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 1250 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
sec_find_comp.vhd
9.6 KB
包内组件
2
FILE
svpwm_overmodulation.vhd
3.9 KB
包内组件
3
FILE
table.vhd
3.9 KB
包内组件
4
FILE
svpwm_top.vhd
8.7 KB
包内组件
5
FILE
deadzone.vhd
2.9 KB
包内组件
6
FILE
syncpulse_gen.vhd
1.6 KB
包内组件
7
FILE
svpwm_fsm.vhd
7.8 KB
包内组件
8
FILE
svpwm_top_tb.vhd
1.8 KB
包内组件
9
FILE
svpwm_top_tb1.vhd
3 KB
包内组件
10
FILE
svpwm_fsm_tb.vhd
3 KB
包内组件
11
FILE
svpwm_overmodulation_tb.vhd
2.9 KB
包内组件