电路原理图 VHDL/FPGA/Verilog 人工审核无毒

FPGA开发中常用的串口模块

所属分类 VHDL/FPGA/Verilog
文件大小 17 K
文件格式 ZIP 文件
累计下载 109 次
分享作者
发布日期

资料详细技术说明

FPGA开发中常用的串口模块,经过本人调试,非常实用

压缩包内文件清单(共 7 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
gh_uart_rx_8bit.vhd 9 KB
包内组件
2 FILE
gh_uart_16550.vhd 23.4 KB
包内组件
3 FILE
gh_fifo_async16_rcsr_wf.vhd 7.7 KB
包内组件
4 FILE
gh_uart_16550_wb_wrapper.vhd 4.3 KB
包内组件
5 FILE
gh_uart_16550_amba_apb_wrapper.vhd 4.1 KB
包内组件
6 FILE
gh_fifo_async16_sr.vhd 5.8 KB
包内组件
7 FILE
gh_uart_tx_8bit.vhd 8 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分