欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
这是一个FIFO_Buffer的verilog代码.
这是一个FIFO_Buffer的verilog代码.
VHDL/FPGA/Verilog
71 K
132 次下载
2014-02-18
资源详细信息
文件格式
RAR
文件大小
71 K
资源分类
VHDL/FPGA/Verilog
上传者
ac3698
发布时间
2014-02-18 02:30
下载统计
132
次
所需积分
2 积分
这是一个FIFO_Buffer的verilog代码. - 资源详细说明
这是一个FIFO_Buffer的verilog代码.
这是一个FIFO_Buffer的verilog代码. - 源码文件列表
本资源包含 6 个源码文件
支持在线预览,点击文件名即可查看
1
_primary.vhd
查看源码
2
_primary.vhd
查看源码
3
_primary.vhd
查看源码
4
_primary.vhd
查看源码
5
_primary.vhd
查看源码
6
_primary.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 这是一个FIFO_Buffer的verilog代码.
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#FIFO
#Verilog
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
这是一个
FIFO
_Buffer的
Verilog
代码.
这是一个FIFO_Buffer的Verilog代码....
2014-02-18
132 次
1083 浏览
2
这是一段pll
Verilog
代码
这是一段pll Verilog代码,是本人转载!...
2014-01-15
150 次
1103 浏览
3
这是一个用
Verilog
实现的除法器代码。
这是一个用Verilog实现的除法器代码。...
2013-12-28
88 次
1167 浏览
4
这是一个Quartus的工程文件和
Verilog
代码
这是一个Quartus的工程文件和Verilog代码,讲如何把memory 变成vector...
2017-03-07
41 次
1081 浏览
5
这是一个通用可编程接口的
Verilog
代码
这是一个通用可编程接口的Verilog代码,可以设置触发条件,设置为电平方式、边沿方式。可以屏蔽不用的口。...
2014-12-07
155 次
1102 浏览
6
这是一组
Verilog
的代码小程序
这是一组Verilog的代码小程序,适合新手练习使用....
2015-08-19
143 次
1068 浏览
7
这是我下的一个用
Verilog
实现的除法代码
这是我下的一个用Verilog实现的除法代码...
2015-10-01
79 次
1124 浏览
8
这是一个
Verilog
源码的优先编码器
这是一个Verilog源码的优先编码器,可以通过led显示结果。...
2016-10-28
120 次
1101 浏览
9
一个
Verilog
代码
一个Verilog代码,该代码很适合初学者熟悉FPGA的开发流程,主要功能为实现七段代码管的显示,主要针对xilinx公司spartan3系列的FPGA...
2014-01-05
118 次
1024 浏览
10
这是一个JAVA的代码
这是一个JAVA的代码,是设计3D的时候要用到的工具,含有许多的说明...
2015-04-22
199 次
1105 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源