提供《synplify环境下 实现 全加器 功能》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 8 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
uart.cdf
303 B
包内组件
2
FILE
uart.tan.rpt
134.2 KB
包内组件
3
FILE
uart_receiver.bsf
2.3 KB
包内组件
4
FILE
uart.map.summary
291 B
包内组件
5
FILE
uart.bdf
10.8 KB
包内组件
6
FILE
uart.bsf
3.7 KB
包内组件
7
FILE
uart.qws
3.5 KB
包内组件
8
FILE
uart_transmitter.bsf
2.5 KB
包内组件
9
FILE
clk_div.bsf
2.2 KB
包内组件
10
FILE
uart.done
26 B
包内组件
11
FILE
uart.qpf
1.5 KB
包内组件
12
FILE
uart.pof
26.7 KB
包内组件