提供《IEEE754 floating point adder》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 7 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
fix_float_back_bus26.v
2 KB
包内组件
2
FILE
float_fix_front.v
2.3 KB
包内组件
3
FILE
twos_compl_to_ieee.v
2 KB
包内组件
4
FILE
ieee_to_twos_compl.v
1.6 KB
包内组件
5
FILE
two_float_align.v
4 KB
包内组件
6
FILE
float_built_bus26.v
6.3 KB
包内组件
7
FILE
sub_fix.v
1.1 KB
包内组件
8
FILE
sub_float.v
2 KB
包内组件