欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
verilog语言中 testbencch编写-仿真工具综合
verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解
VHDL/FPGA/Verilog
186 K
24 次下载
2013-12-18
资源详细信息
文件格式
RAR
文件大小
186 K
资源分类
VHDL/FPGA/Verilog
上传者
zhhw254774338
发布时间
2013-12-18 21:16
下载统计
24
次
所需积分
2 积分
verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解 - 资源详细说明
verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解
verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
5 testbencch编写-仿真工具综合工具使用-全加器实例讲解.pdf
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 verilog语言中 testbencch编写-仿真工具综合
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#testbench
#仿真
#全加器
相关VHDL/FPGA/Verilog资源推荐
1
Verilog
语言中 testbencch编写-
仿真
工具综合工具使用-
全加器
实例讲解
Verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解...
2013-12-18
24 次
1067 浏览
2
用
Verilog
语言实现了
全加器
,可综合可
仿真
通过
用Verilog语言实现了全加器,可综合可仿真通过...
2013-12-25
51 次
1103 浏览
3
使用易语言编写的通用加载钩子小工具
使用易语言编写的通用加载钩子小工具,希望有人喜欢...
2013-12-24
127 次
1070 浏览
4
使用proteus工具
仿真
arm7控制的实例
使用proteus工具仿真arm7控制的实例,并且使用了ucos内核...
2015-09-19
94 次
1042 浏览
5
工具,
仿真
器
J-Link调试器升级后出现无法使用问题,可直接通过本工具重新烧录固件,适用于多项目调试环境,提升开发效率。...
2026-03-18
1 次
85 浏览
6
逻辑综合工具使用教程
文档内包含了逻辑综合工具的使用教程,内容简单易懂,入门可学...
2018-07-28
1 次
101 浏览
7
使用java语言写的聊天工具
使用java语言写的聊天工具,实现局域网内的聊天,解释的很好...
2014-01-01
199 次
1064 浏览
8
编写驱动程序工具: 使用Numega Stdio中的工具
编写驱动程序工具: 使用Numega Stdio中的工具,SOURCE to Project Utilitity 点击"开始"->程序->Numega DriverStdio->...
2013-12-26
26 次
1072 浏览
9
Verilog
语言编写可综合FIFO。简单实用
Verilog语言编写可综合FIFO。简单实用...
2013-12-13
117 次
1055 浏览
10
电力系统
仿真
工具综述
介绍matlab好软件,可以好好看看,不错,希望对你有帮助...
2024-06-17
10 次
9498 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源