电路原理图 VHDL/FPGA/Verilog 人工审核无毒

8位密码锁的实现

所属分类 VHDL/FPGA/Verilog
文件大小 498 K
文件格式 RAR 文件
累计下载 127 次
分享作者
发布日期

资料详细技术说明

8位密码锁的实现,初始状态默认为密码正确,密码输入正确方可设密码,以后必须按对密码才可重设

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
mimasuo.pad 6.1 KB
包内组件
2 FILE
xzq81.spl 149 B
包内组件
3 FILE
yj.ucf.untf
包内组件
4 FILE
pepextractor.prj 17 B
包内组件
5 FILE
fpq01ms.vhdl 783 B
包内组件
6 FILE
yiwei.ngc 20.6 KB
包内组件
7 FILE
_info 2 KB
包内组件
8 FILE
_vhdl.psm 4.5 KB
包内组件
9 FILE
_primary.dat 96 B
包内组件
10 FILE
testbench_arch.dat 3.1 KB
包内组件
11 FILE
testbench_arch.psm 13.4 KB
包内组件
12 FILE
_primary.dat (子目录 #2) 239 B
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分