电路原理图 VHDL/FPGA/Verilog 人工审核无毒

从Xilinx网站上下的

所属分类 VHDL/FPGA/Verilog
文件大小 2495 K
文件格式 ZIP 文件
累计下载 30 次
分享作者
发布日期

资料详细技术说明

从Xilinx网站上下的,学习FPGA部分动态重配置很好的例子。

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
alu_routed.ncd 37.4 KB
包内组件
2 FILE
alu_routed_pad.txt 88.5 KB
包内组件
3 FILE
alu.pcf 6.4 KB
包内组件
4 FILE
alu_routed.xpi 46 B
包内组件
5 FILE
sub.edf 28.9 KB
包内组件
6 FILE
alu.ncd 30 KB
包内组件
7 FILE
alu_routed.par 9.3 KB
包内组件
8 FILE
netlist.lst 116 B
包内组件
9 FILE
alu.bld 1.2 KB
包内组件
10 FILE
alu.mrp 22.9 KB
包内组件
11 FILE
active.cmd 207 B
包内组件
12 FILE
alu_routed.pad 19 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分