提供《中国联通短信网关开放（互联）协议》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 136 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
vsr_4_3_tx_bit_adjust.v
1.5 KB
包内组件
2
FILE
vsr_4_3_define.v
2.4 KB
包内组件
3
FILE
vsr_4_3_transmit_frame_syn.v
5.4 KB
包内组件
4
FILE
vsr_4_3_tx_binary_search.v
3.3 KB
包内组件
5
FILE
vsr_4_3_rx_state.v
4.7 KB
包内组件
6
FILE
vsr_4_3_pattern_compare.v
2.5 KB
包内组件
7
FILE
vsr_4_3_tx_buffer.v
4.4 KB
包内组件
8
FILE
vsr_4_3_mux2_1.v
2.5 KB
包内组件
9
FILE
vsr_4_3_rx_aligner.v
3.3 KB
包内组件
10
FILE
vsr_4_3_rx_all.v
4.6 KB
包内组件
11
FILE
vsr_4_3_rx_data_path.v
3.6 KB
包内组件
12
FILE
vsr_4_3_rx_alignment_buffer.v
4.3 KB
包内组件