FPGA实现RS-232串口收发的Verilog程序,已经调通。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
q_0.1_z.txt
7.1 KB
包内组件
2
FILE
q_30_f.txt
7.1 KB
包内组件
3
FILE
q_300_f.txt
7.1 KB
包内组件
4
FILE
q_0.001_z.txt
7.1 KB
包内组件
5
FILE
q_400_f.txt
7.1 KB
包内组件
6
FILE
q_0_f.txt
7.1 KB
包内组件
7
FILE
q_50_f.txt
7.1 KB
包内组件
8
FILE
q_300_z.txt
7.1 KB
包内组件
9
FILE
q_3_z.txt
7.1 KB
包内组件
10
FILE
q_30_z.txt
7.1 KB
包内组件
11
FILE
q_0_z.txt
7.1 KB
包内组件
12
FILE
q_0.01_z.txt
7.1 KB
包内组件