欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
中间件编程
›
使用verilog编写分频器
使用verilog编写分频器
中间件编程
3 K
164 次下载
2016-01-23
资源详细信息
文件格式
ZIP
文件大小
3 K
资源分类
中间件编程
上传者
m472333662
发布时间
2016-01-23 20:16
下载统计
164
次
所需积分
2 积分
使用verilog编写分频器 - 资源详细说明
使用verilog编写分频器,包括奇分频和偶分频,可以进行任意奇偶分频
使用verilog编写分频器 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 使用verilog编写分频器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关中间件编程资源:
#Verilog
#FPGA
#分频器
#数字电路
相关中间件编程资源推荐
1
使用
Verilog
编写
分频器
使用Verilog编写分频器,包括奇分频和偶分频,可以进行任意奇偶分频...
2016-01-23
164 次
1053 浏览
2
使用
Verilog
语言编写
使用Verilog语言编写,把FPGA配置成一个fifo...
2015-12-25
90 次
1067 浏览
3
分频器
Verilog
分频器 Verilog的设计 希望能帮助你...
2023-11-07
1 次
270 浏览
4
用
Verilog
编写适中
分频器
并且还有测试程序
用Verilog编写适中分频器 并且还有测试程序...
2013-11-28
186 次
1383 浏览
5
用
Verilog
编写适中
分频器
并且还有测试程序
用Verilog编写适中分频器 并且还有测试程序...
2013-12-17
194 次
1367 浏览
6
使用
Verilog
编写的文件
从基础语法到实际应用,逐步讲解如何用Verilog编写可仿真的电路模块,在ModelSim和NC中验证功能,掌握数字电路设计核心技能。...
2026-02-19
2 次
52 浏览
7
标签:
Verilog
分频器
N倍奇数
分频器
.(
Verilog
) N_odd_divider.v /
Verilog
module N_odd_divider (
标签: Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (...
2014-01-12
71 次
1098 浏览
8
加法器(使用
Verilog
编写的),虽然简单
加法器(使用Verilog编写的),虽然简单,但是这也是学习Verilog最基础的东西!希望大家一起学习!...
2013-12-10
50 次
1106 浏览
9
使用
Verilog
编写的同步FIFO
使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。...
2013-08-12
131 次
1083 浏览
10
使用
Verilog
编写的同步FIFO
使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据, FIFO_READ_CLOCK上升沿读取数据。本程...
2017-04-08
163 次
1061 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源