欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
教程资料
›
异步FIFO是用来适配不同异步FIFO采用了格雷(GRAY)
异步FIFO是用来适配不同异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输
教程资料
80 K
185 次下载
2013-08-08
资源详细信息
文件格式
RAR
文件大小
80 K
资源分类
教程资料
上传者
DZAHZ
发布时间
2013-08-08 03:30
下载统计
185
次
所需积分
2 积分
异步FIFO是用来适配不同异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输 - 资源详细说明
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构,使得系统具有良好的可扩充性。
异步FIFO是用来适配不同异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
fpga.fifo.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 异步FIFO是用来适配不同异步FIFO采用了格雷(GRAY)
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关教程资料资源:
#异步FIFO
#GRAY变换
#双端口RAM
#时钟域
相关教程资料资源推荐
1
异步FIFO
是用来适配不同
异步FIFO
采用了格雷(GRAY)变换技术和
双端口RAM
实现了不同
时钟域
之间的数据无损传输
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,...
2013-08-08
185 次
1125 浏览
2
异步FIFO
是用来适配不同
时钟域
之间的相位差和频率飘移的重要模块。本文设计的
异步FIFO
采用了格雷(GRAY)变换技术和
双端口RAM
实现了不同
时钟域
之间的数据无损传输。该结构利用了
GRAY变换
的特点
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,...
2017-05-27
171 次
1162 浏览
3
用
双端口RAM
实现
异步FIFO
用双端口RAM实现异步FIFO,采用格雷码,避免产生毛刺。...
2016-10-10
25 次
1386 浏览
4
FPGA内设计同步FIFO和
异步FIFO
FPGA内设计同步FIFO和异步FIFO...
2023-09-04
6 次
6182 浏览
5
异步FIFO
verilog实现
异步FIFO
verilog实现
异步FIFO verilog实现 异步FIFO verilog实现...
2016-05-20
75 次
1070 浏览
6
任意时钟配比的
异步FIFO
.含有synplify ip库中的
双端口RAM
。用于处理多
时钟域
问题。
任意时钟配比的异步FIFO.含有synplify ip库中的双端口RAM。用于处理多时钟域问题。...
2014-12-04
25 次
1109 浏览
7
异步FIFO
的实现
异步FIFO的实现,可综合,可验证] keywords:almost_full,full,almost_empty,empty...
2016-11-06
36 次
1059 浏览
8
异步FIFO
讲述异步FIFO结构,非常的详细哦。。。...
2025-04-09
9 次
1249 浏览
9
FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读
FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读...
2014-01-25
154 次
1203 浏览
10
一种将异步
时钟域
转换成同步
时钟域
的方法
一种将异步时钟域转换成同步时钟域的方法,可节省资源,避免格雷码转换。...
2016-12-07
183 次
1086 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源