💻 一些很好的FPGA设计实例 - 源码文件列表

返回资源详情页
源码文件总数： 50 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
51
📄 control.cmp0.ddb
0 B
查看源码
52
📄 control.hif
573 B
查看源码
53
📄 control.rtlv_sg_swap.cdb
0 B
查看源码
54
📄 control.signalprobe.cdb
0 B
查看源码
55
📄 control.fit.smsg
629 B
查看源码
56
📄 control.qpf
905 B
查看源码
57
📄 control.fit.summary
479 B
查看源码
58
📄 control.done
26 B
查看源码
59
📄 control.tan.rpt
17.43 KB
查看源码
60
📄 control.pin
56.22 KB
查看源码
61
📄 使用8051单片机与adc0809设计数据采集系统.doc
0 B
查看源码
62
📄 adc0809.pdf
0 B
查看源码
63
📄 说明.doc
0 B
查看源码
64
📄 verilog1.v
2.13 KB
查看源码
65
📃 主要用来生成内部串行时钟sck以控制内部spi移位寄存器的移位操作，并根据它来生成满足时钟极性和相位要求的输出sck信号，它本身不断产生，.txt
0 B
查看源码
66
📄 verilog1.v
1.81 KB
查看源码
67
📃 说明.txt
0 B
查看源码
68
📄 cdu60.sof
0 B
查看源码
69
📄 cdu60.fit.rpt
64 KB
查看源码
70
📄 cdu60.vhd
1.4 KB
查看源码
71
📄 cdu60.qpf
903 B
查看源码
72
📄 cdu60.qws
655 B
查看源码
73
📄 cdu60.pin
56.22 KB
查看源码
74
📄 cdu60.qsf
1.62 KB
查看源码
75
📄 cdu60.map.summary
357 B
查看源码
76
📄 cdu60.tan.rpt
60.19 KB
查看源码
77
📄 cdu60.done
26 B
查看源码
78
📄 cdu60.tan.summary
1.64 KB
查看源码
79
📄 cdu60.flow.rpt
4.05 KB
查看源码
80
📄 cdu60.fit.summary
477 B
查看源码
81
📄 cdu60.rtlv.hdb
0 B
查看源码
82
📄 cdu60.map.hdb
0 B
查看源码
83
📝 cdu60.cbx.xml
0 B
查看源码
84
📄 cdu60.map.cdb
0 B
查看源码
85
📄 cdu60.signalprobe.cdb
0 B
查看源码
86
📄 cdu60.pre_map.hdb
0 B
查看源码
87
📄 cdu60.tan.qmsg
52.61 KB
查看源码
88
📄 cdu60.psp
0 B
查看源码
89
📄 cdu60.cmp.hdb
0 B
查看源码
90
📄 cdu60.map.qmsg
6.59 KB
查看源码
91
📄 cdu60.sld_design_entry.sci
0 B
查看源码
92
📄 cdu60.fit.qmsg
28.48 KB
查看源码
93
📄 cdu60.cmp.logdb
4 B
查看源码
94
📄 cdu60.hif
566 B
查看源码
95
📄 cdu60.eco.cdb
0 B
查看源码
96
📄 cdu60.map.logdb
4 B
查看源码
97
📄 cdu60.asm.qmsg
1.56 KB
查看源码
98
📄 cdu60.(0).cnf.hdb
0 B
查看源码
99
📄 cdu60.(0).cnf.cdb
0 B
查看源码
100
📄 cdu60.sgdiff.cdb
0 B
查看源码
共 87 页 / 4339 个文件 | 前往 页