📦 基于FPGA的边界扫描控制器的设计 - 免费下载

随着印制电路板功能的日益增强，结构日趋复杂，系统中各个功能单元之间的连线间距越来越细密，基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上，相当于设置了施加激励和观测响应的内建虚拟探头，通过该技术可以大大的提高数字系统的可观测性和可控性，降低测试难度。针对这种测试需求，本文给出了基于FPGA的边界扫描控制器设计方法。 　　 完整的边界扫描测试系统主要由测试控制部分和目标器件构成，其中测试控制部分由测试图形、数据的生成与分析及边界扫描控制器两部分构成。而边界扫描控制器是整个系统的核心，它主要实现JTAG协议的自动转换，产生符合IEEE标准的边界扫描测试总线信号，而边界扫描测试系统工作性能主要取决与边界扫描控制器的工作效率。因此，设计一个能够快速、准确的完成JTAG协议转换，并且具有通用性的边界扫描控制器是本文的主要研究工作。 　　 本文首先从边界扫描技术的基本原理入手，分析边界扫描测试的物理基础、边界扫描的测试指令及与可测性设计相关的标准，提出了边界扫描控制器的总体设计方案。其次，采用模块化设计思想、VHDL语言描述来完成要实现的边界扫描控制器的硬件设计。然后，利用自顶向下的验证方法，在对控制器内功能模块进行基于Testbench验证的基础上，利用嵌入式系统的设计思想，将所设计的边界扫描控制器集成到SOPC中，构成了基于SOPC的边界扫描测试系统。并且对SOPC系统进行软硬件协同仿真，实现对边界扫描控制器的功能验证后将其应用到实际的测试电路当中。最后，在基于SignalTapⅡ硬件调试的基础上，软硬件结合对整个系统可行性进行了测试。从测试结果看，达到了预期的设计目标，该边界扫描控制器的设计方案是正确可行的。 　　 本文设计的边界扫描控制器具有自主知识产权，可以与其他处理器结合构成完整的边界扫描测试系统，并且为SOPC系统提供了一个很有实用价值的组件，具有很明显的现实意义。

点击标签查看更多相关资源：