代码搜索结果

红笛软件

vti_encoding:SR|utf8-nl vti_timelastmodified:TR|04 Aug 2000 09:07:52 -0000 vti_extenderversion:SR|4.0.2.3406 vti_filesize:IR|4048 vti_backlinkinfo:VX|网页工程/io设备与存储器、cpu及操作系统的接口.htm 网页工程/1.htm vti_

0 0 1 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 0

module z(din,clk,rst, zload,dout); input din,rst, clk, zload; output dout; reg dout; always@(posedge clk or negedge rst) if(!rst) dout