Altera cyclone ep1c6对sram idt71系列的读写时序控制
上传时间: 2013-08-15
上传用户:13681659100
自己课程设计写的程序,用FPGA控制ADC0809的转换时序来完成模/数转换,然后将转换完的数字信号传递给0832
上传时间: 2013-08-29
上传用户:小宝爱考拉
关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间
上传时间: 2013-08-31
上传用户:梧桐
用CPLD做了个FPGA的FPP下载时序,验证过。
上传时间: 2013-08-31
上传用户:xy@1314
fpga时序约束.rar
上传时间: 2013-09-04
上传用户:1101055045
使用单片机模拟I2C时序对24c02进行读写,通过proteus仿真对数据进行分析.\r\n\r\n有仿真图片
上传时间: 2013-09-29
上传用户:lalalal
为了实现时序电路状态验证和故障检测,需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性,建立时序电路状态二叉树,按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系,可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路,可以验证电路是否具有全部预定状态,是否能够实现预定状态转换。
上传时间: 2013-10-18
上传用户:qitiand
时序逻辑电路的分析和设计
上传时间: 2013-11-08
上传用户:1159797854
使用时钟PLL的源同步系统时序分析一)回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义:Etch Delay:与常说的飞行时间(Flight Time)意义相同,其值并不是从仿真直接得到,而是通过仿真结果的后处理得来。请看下面图示:图一为实际电路,激励源从输出端,经过互连到达接收端,传输延时如图示Rmin,Rmax,Fmin,Fmax。图二为对应输出端的测试负载电路,测试负载延时如图示Rising,Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
上传时间: 2013-11-05
上传用户:VRMMO
时序电源控制器是本公司生产的具有自动按时间次序开关的电源控制切换设备。当操作员发出电源开的触发控制命令时,控制器将按时间次序顺序打开1至8路电源;当操作员发出电源关的触发控制命令时,控制器将按时间次序顺序关闭8至1路电源,从而实现电源的顺序开关控制。
上传时间: 2014-01-22
上传用户:wxqman