在团簇与激光相互作用的研究中和在团簇与加速器离子束的碰撞研究中，需要对加速器束流或者激光束进行脉冲化与时序同步，同时用于测量作用产物的探测系统如飞行时间谱仪(TOF)等要求各加速电场的控制具有一定的时序匹配。在整个实验中，需要用到符合要求的多路脉冲时序信号控制器，而且要求各脉冲序列的周期、占空比、重复频率等方便可调。为此，本论文基于FPGA设计完成了一款多路脉冲时序控制电路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，设计出了一款可以同时输出8路脉冲序列、各脉冲序列之间具有可调高精度延迟、可调脉冲宽度及占空比等。论文讨论了FPGA芯片结构及开发流程，着重讨论了较高频率脉冲电路的可编程实现方法，以及如何利用VHDL语言实现硬件电路软件化设计的技巧与方法，给出了整个系统设计的原理与实现。讨论了高精密电源的PWM技术原理及实现，并由此设计了FPGA所需电源系统。给出了配置电路设计、数据通信及接口电路的实现。开发了上层控制软件来控制各路脉冲时序及属性。 该电路工作频率200MHz，输出脉冲最小宽度可达到10ns，最大宽度可达到us甚至ms量级。可以同时提供l路同步脉冲和7路脉冲，并且7路脉冲相对于同步脉冲的延迟时间可调，调节步长为5ns。
上传时间： 2013-06-15
上传用户：ZJX5201314
本设计采用Cypress公司支持USB2.0协议标准的EZ-USB FX2系列之CY7C68013芯片作为帧同步信号发送器的USB接口芯片，在uVision2开发环境下利用Keil C51完成了满足帧同步信号发送器基本要求的固件设计，具体采用了批量传输方式、大端点三缓冲设置、定时器中断方式的同步脉冲和数据的发送、软FIFO方式数据存放以及I2C总线下的LED显示等技术，最后协助编写USB底层驱动程序实现了固件自动下载。经过测试，所设计的帧同步信号发送器基本达到了课题所要求的基本原理性设计与验证。
上传时间： 2013-12-12
上传用户：我们的船长
蓄电池组已越来越广泛地应用于交通运输、电力、通信等诸多领域和部门，其寿命直接关系到能源的有效利用以及相应系统的整体寿命、可靠性和成本。本课题从提高电池寿命的角度研究串联蓄电池组的充电问题，基于前人使用磁放大器作后级调整的基础上，提出了一种新颖的基于开关管MOSFET后级调整和高频母线的蓄电池组分布式单体充电方法。所有二次侧电路通过高频母线的形式共用一个一次侧电路；在兼顾效率、体积和成本的前提下有效的解决了串联蓄电池组的充电不均衡问题。 论文对采用双管正激拓扑的高频母线产生电路的设计给出了说明；同时也介绍了几种后级调整方法及各自优缺点。针对后级调整中的同步问题，提出了几种产生同步锯齿波的解决方案。最后利用同步脉冲产生电路，采用最常见的UC3843芯片，产生稳定可靠的同步锯齿波，实现后级调整开关动作与母线方波电压的同步。并且针对多路后级调整场合下，采取措施减小了母线电压毛刺，同时也改善了电流采样波形。 论文设计了一套单体3500mAh、3．7V锂离子电池组的单体独立充电器，以双管正激电路为原边电路作为主模块，次级是以MOSFET作后级调整电路实现充电功能作为充电电路模块。试验中采用了四个充电电路模块，同时对四个锂离子电池单体分别独立充电。充电电路模块中，通过控制MOFET开关，可实现锂电池的恒流、恒压充电和满充切断，充电电压和充电电流可精确控制在1％以内。该充电电路并能显示电池充电状态，并在单体充电电路间传递充电状态信号，最后反馈给母线电路以控制母线电压输出的开通与关断。特别指出的是该电路的过放电检测功能，是直接利用电池自身电压来检测得出电池自身是否处于过放电状态判定信号，并在充电模块间传递，最后得出蓄电池组过放电判定信号。整机有较低的待机功耗，并均使用了低成本器件，进一步降低了成本。 论文给出了详细的设计过程，最后通过实验将该方案与串联充电方案比较，验证了该充电方案的可靠性与优越性。
上传时间： 2013-04-24
上传用户：木末花开
采用自动增益控制(AGC)技术实现的宽频带放大器在雷达系统及其他相关电子领域有着广泛的应用。 本文详细讨论了基于FPGA和可编程增益放大器(PGA)实现的自动增益控制宽带视频放大器的设计及实现方法。首先给出了自动增益控制宽带放大器取样反馈、数字控制部分的多种实现方案，并根据实际应用情况及性能指标要求进行了方案论证。接着，分别介绍了模拟通道部分、数字取样模块、FPGA逻辑控制模块及数模转换模块，包括它们的芯片选择、实现方法和注意事项等。最后，对FPGA逻辑控制模块进行了功能分解，并以XilinxISE和Modelsim为开发平台完成了其子模块的程序设计及相关阶段的仿真。 本文实现的电路板可对带宽达40M的信号进行平稳的放大并输出较平坦的信号波形。同时，该电路板具有自动增益及固定增益选择能力。当选择自动增益方式时，增益的改变通过增益同步脉冲触发，触发脉冲可由系统内部周期产生或外部提供。
上传时间： 2013-06-05
上传用户：acon
FPGA．技术在许多领域均有广泛的应用，特别是在无线通信领域里，越来越多的工程师在进行数字集成电路的设计时选择FPGA。而采用VHDL进行设计输入的设计方法有着不依赖器件，移植容易，能加快设计的特点。因而，VHDL。和FPGA器件结合，能大大提高设计的灵活性与效率，缩短了产品开发的周期，加快产品上市时间。 本课题来源于海信TETRA终端项目的一部分，设计并实现了TETRA终端基带电路与射频电路的接口模块设计，内容包括逻辑端口、SPI总线、VCO、旋钮模块以及时钟／同步脉冲接口模块的设计，实现了主处理器对外设的控制接口扩展。本文首先详细介绍了FPGA技术及其发展现状和趋势以及本课题所选用的现场可编程器件，同时较详细的介绍了VHDL语言及特点以及开发所用到的ISE软件。详细论述了FPGA各接口模块的设计、时序仿真波形的截取、FPGA的配置、各功能模块的集成以及总体测试结果和结论。
上传时间： 2013-07-03
上传用户：xoxoliguozhi
信息处理机(图1)用于完成导弹上多路遥测信息的采集、处理、组包发送。主要功能包括高速1553B总线的数据收发、422接口设备的数据加载与检测、多路数据融合和数据接收、处理、组包发送的功能。其中，总线数据和其他422接口送来的数据同时进行并行处理;各路输入信息按预定格式进行融合与输出;数据输出速率以高速同步422口的帧同步脉冲为源，如果高速同步422口异常不影响总线数据和其它422口的数据融合与输出功能。在CPU发生异常或总线数据异常时不影响其它422口数据的融合与输出功能;能够对从总线上接收的数据进行二次筛选、组包，并发送往总线，供其它设备接收。
上传时间： 2013-11-22
上传用户：suicone
信息处理机(图1)用于完成导弹上多路遥测信息的采集、处理、组包发送。主要功能包括高速1553B总线的数据收发、422接口设备的数据加载与检测、多路数据融合和数据接收、处理、组包发送的功能。其中，总线数据和其他422接口送来的数据同时进行并行处理;各路输入信息按预定格式进行融合与输出;数据输出速率以高速同步422口的帧同步脉冲为源，如果高速同步422口异常不影响总线数据和其它422口的数据融合与输出功能。在CPU发生异常或总线数据异常时不影响其它422口数据的融合与输出功能;能够对从总线上接收的数据进行二次筛选、组包，并发送往总线，供其它设备接收。
上传时间： 2013-10-22
上传用户：xjz632
三端口输入，同步脉冲信号检测器，精确实现输入信号的定位
上传时间： 2013-12-05
上传用户：金宜
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后，芯片从DATA IN接收4 b通道选择地址，同时从DATAOUT送出的前一次转换的结果，由DSP串行接收。I／OCLK接收DSP送出的输入序列长度为10～16个时钟周期。前4个有效时钟周期，将从DATAIN输入的4 b输入数据装载到输入数据寄存器，选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I／O时钟序列后停止。第10个时钟沿（确切的I／O时钟边缘，即上升沿或下降沿，取决于操作的模式选择）将EOC变低，转换开始。
上传时间： 2014-12-05
上传用户：yepeng139
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
标签： signal_out signal_in DPLL 模
上传时间： 2013-12-26
上传用户：希酱大魔王
