随着功率开关器件的进步，大量的电力电子变流装置在国民经济各领域获得了广泛应用，但是这些变流装置大部分都需要整流环节。传统的不控整流或相控整流存在网侧功率因数低、电流畸变严重等缺点。PWM整流器可实现正弦的网侧电流、单位或可调的功率因数、能量的双向流动，是一种真正意义上的“绿色环保”电力电子装置。PWM整流器可分为电压型PWM整流器(Voltage—SourceRectifier，VSR)和电流型PWM整流器(Current—SourceRectifier，CSR)。CSR具有直接控制输出电流、动态响应快、限流能力强等特点，在一些中、大功率应用场合，较之VSR，在经济和技术上更具优势。 本文针对电网电压平衡、不平衡情况、多模块直接并联几个方面，对三相CSR及其控制策略展开了深入研究，论文的主要工作和取得的创新性成果如下： 1、在电网电压平衡情况下，提出了三相CSR的直流电流非线性解耦控制策略和交流电流非线性解耦控制策略，实现了有功功率和无功功率的独立、解耦控制，获得了线性的动态响应。直流电流非线性解耦控制策略是直流电流控制和网侧无功电流控制并行的控制策略，具有较快的直流电流响应速度；交流电流非线性解耦控制策略是直流电流(或电压)控制和网侧电流控制级联的控制策略，具有结构简单，便于独立设计直流和交流控制器的特点。 2、考虑了电网电压不平衡和滤波器参数三相不对称的情况，提出了基于瞬时有功功率调节的三相CSR的不平衡补偿策略，消除了直流电流脉动分量，实现了网侧可控的功率因数和正弦的交流电流；提出了基于滑模控制的交流电流控制策略，简化了控制器结构，实现了对网侧电流的无差跟踪。 3、建立了多模块直接并联CSR的环流模型；对任一并联模块，提出了总直流电流控制器外加2个均流控制器的直流侧控制器结构，保证了流过各模块上、下桥臂的电流均相等，并且各模块仅共享总直流电流控制器输出信号，最大可能地保证了各模块控制的独立性。 4、建立了三相CSR实验系统，进行了初步的实验研究。
上传时间： 2013-04-24
上传用户：极客
近些年来，随着电力电子技术的发展，电力电子系统集成受到越来越多的关注，其中标准化模块的串并联技术成为研究热点之一。输入并联输出串联型(Input-Parallel and Output-Series，IPOS)组合变换器适用于大功率高输出电压的场合。 要保证IPOS组合变换器正常工作，必须保证其各模块的输出电压均衡。本文首先揭示了IPOS组合变换器中每个模块输入电流均分和输出电压均分之间的关系，在此基础上提出一种输出均压控制方案，该方案对系统输出电压调节没有影响。选择移相控制全桥(Full-Bridge，FB)变换器作为基本模块，对n个全桥模块组成的IPOS组合变换器建立小信号数学模型，推导出采用输出均压控制方案的IPOS-FB系统的数学模型，该模型证明各模块输出均压闭环不影响系统输出电压闭环的调节，给出了模块输出均压闭环和系统输出电压闭环的补偿网络参数设计。对于IPOS组合变换器，采用交错控制，由于电流纹波抵消效应，输入滤波电容容量可大大减小；由于电压纹波抵消作用，在相同的系统输出电压纹波下，各模块的输出滤波电容可大大减小，由此可以提高变换器的功率密度。 根据所提出的输出均压控制策略，在实验室研制了一台由两个1kW全桥模块组成的IPOS-FB原理样机，每个模块输入电压为270V，输出电压为180V。并进行了仿真和实验验证，结果均表明本控制方案是正确有效的。
上传时间： 2013-06-17
上传用户：cwyd0822
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
AX2002/A consists of step-down switching regulator with PWM control. Thesedevise include a refer
标签： Regulators Switching Feedback Voltage
上传时间： 2013-05-31
上传用户：hfmm633
The TP4054 is a complete constant-current/constant-voltage linear charger for single celllithium
上传时间： 2013-07-27
上传用户：bruce
CR6221 combines a dedicated current mode PWM controller with a high voltage power MOSFET. It is opti
上传时间： 2013-04-24
上传用户：brucewan
CR6228 combines a dedicated current mode PWM controller with a high voltage power MOSFET. It is opti
上传时间： 2013-05-17
上传用户：natopsi
The A706 series is a high voltage Boost driver with 6 channels adjustable constant current regula
上传时间： 2013-06-09
上传用户：青春给了作业95
80C51 8-bit microcontroller family 4K/128 OTP/ROM/ROMless low voltage 2.7V.5.5V, low power, high speed 33 MHz
上传时间： 2013-04-24
上传用户：qweqweqwe
数字射频存储器(Digital Radio FreqlJencyr：Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力，已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术，DRFM由于具有处理这些相干波形的能力，被越来越广泛地应用于电子对抗领域作为射频频率源。目前，国内外对DRFM技术的研究还处于起步阶段，DRFM部件在采样率、采样精度及存储容量等方面，还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理，在现有的研究基础上提出了一种便于工程实现的设计方法，给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位，具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波，用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器，采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片，从而大大降低了系统的功耗，提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真，仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
上传时间： 2013-06-01
上传用户：lanwei
