vivado
共 100 篇文章
vivado 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 100 篇文章，持续更新中。
使讲解用Vivado-HLS为软件提速
<p>该文档为使讲解用Vivado-HLS为软件提速文档，是一份还算不错的参考文档，感兴趣的可以看看，，，，，，，，，，，</p>
VIVADO-HLS开发工具介绍文档
<p>该文档为VIVADO-HLS开发工具介绍文档，是一份还算不错的参考文档，感兴趣的可以看看，，，，，，，，，，，</p>
如何在vivado中新建AXI总线IP
<p>该文档为如何在vivado中新建AXI总线IP讲解文档，是一份还算不错的参考文档，感兴趣的可以下载看看，，，，，，，，，，，，，，</p>
Vivado-Design-Suite入门介绍
<p>该文档为Vivado-Design-Suite入门讲解文档，是一份还算不错的参考文档，感兴趣的可以下载看看，，，，，，，，，，，，，，</p>
ZYNQ修炼秘籍-LINUX篇-基于UBUNTU的虚拟机环境搭建
<p>国内Windows系统盛行，普通使用者或者是开发人员都喜欢用Windows，但其实，不管是软件开发人员还是硬件开发人员，在Linux/Unix操作系统下进行开发才是最明智的选择，在这里可以轻易找到任何有用的开源软件（开源并不代表免费），接下有时候有相关介绍开源软件的教程，如果大家喜欢的话！</p><p>本实验将使用vmware workstation 14.1.1工具搭建linux虚拟化开发
荐读：如何学习FPGA
<p>第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。因为verilog太像C了，很容易混淆，最后你会发现，你花了大量时间去区分这两种语言，而不是在学习如何使用它。当然，你思维能转得过来，也可以选verilog，毕竟在国内verilog用得比较多。</p><p>接下来，首先找本实例抄代码。抄代码的意义在于熟悉语法规则和编译器（这里的编译
vivado时序约束学习教材
<p>为vivado时序约束资料讲解文档，介绍了：</p><p>o 1、Vivado基本操作流程 </p><p>o 2、时序基本概念 </p><p>o 3、时序基本约束和流程 </p><p>o 4、Baselining时序约束</p><p>o 5、CDC时序约束 </p><p>o 6、I/O时序 </p><p>o 7、例外时序约束 </p
简谈FPGA三大厂商工具绑定外部编辑器
<p>大家好，又到了每日学习的时间了，今天我们来聊一聊FPGA三大厂商工具绑定外部编辑器，介绍FPGA三大厂商软件绑定外部编辑器notepad++和sublime text3的方法。</p><p>开发FPGA的都知道各公司软件中自带的文本编辑器都不怎么好用，所以通常需要绑定外部文本编辑器来编辑verilog等设计文件。之前用过Xilinx、Altera和Lattice公司的FPGA，这里将它们绑定
zynq中三种实现GPIO的方式
<p>MIO和EMIO方式是使用PS部分的GPIO模块来实现GPIO功能的，支持54个MIO（可输出三态）、64个输入和128个输出（64个输出和64个输出使能）EMIO，而IP方式是在PL部分实现 GPIO功能，PS部分通过M_AXI_GP接口来控制该GPIO IP模块；另外EMIO模块虽然使用PS部分GPIO但也使用了PL部分的管脚资源。</p><p>MIO方式实现GPIO</p><p>viv
Zynq片内XADC应用笔记
<p>应用笔记简要描述Xilinx Zynq XADC的相关资源及若干种应用。参考文档： </p><p>ug480：7Series_XADC.pdf； </p><p> xapp795：driving-xadc.pdf </p><p>xapp554：xadc-layout-guidelines.pdf </p><p> xapp1203：post-proc-ip-zynq-xadc.pdf
血型检测是否匹配源码，vivado编写
<p>血型检测，用vivado编写，判断输血者与受众血型能否匹配</p>
digilent提供的基于vivado的xilinx ip核
<p>digilent提供的基于vivado的xilinx ip核，包含常用的hdmi解码ip等文件</p>
AX7021 多以太网应用
<p>本文介绍 AX7021 开发板的多个以太网在 SDK 测试 lwIP Echo Server 功能，已经 petalinux 下的</p><p>驱动配置、设备树配置，以及简单应用。</p><p>如何使用 VIVADO 建立一个工程丌是本文重点，芯驿电子（ALINX）提供了已经做好的 vivado</p><p>工程。</p><p><br/></p>
LabVIEW 2019 32位 最新版软件下载
<p>最新版本的LabVIEW 2019包括以下主要功能：</p><p>简单的包构建，便于代码分发</p><p>-Backward兼容的运行引擎，简化了现有二进制文件的使用</p><p>-Native Python Node用于在LabVIEW中调用Python脚本</p><p>-64位版本的LabVIEW FPGA模块</p><p>- 支持Vivado 2017.2 FPGA编译工具</p><p
LabVIEW 2019 64位 最新版软件下载
<p style="white-space: normal;">最新版本的LabVIEW 2019包括以下主要功能：</p><p style="white-space: normal;">简单的包构建，便于代码分发</p><p style="white-space: normal;">-Backward兼容的运行引擎，简化了现有二进制文件的使用</p><p style="white-space:
vivado约束指导手册
<p>时序路径</p><p>时序路径由设计中instance之间的连接决定。在数字设计中，时序路径由一对时序元作sequential elements）形成，这对时序元件由一个或二个不同的时钟控制。</p><p>普通时序路径</p><p>在任何设计中最普通的时序路径有以下4种：</p><p>1输入端口到内部时序单元路径</p><p>2从时序单元到时序单元之间的内部路径3从内部时序单元到输出端口之间
vivado从此开始
<p>本书涵盖了Vivado的四大主题：设计流程、时序约束、设计分析和Tcl脚本的使用，结合实例深入浅出地阐述了Vivado的使用方法，精心总结了Vivado在实际工程应用中的一些技巧和注意事项，既包含图形界面操作方式，也包含相应的Tcl命令。本书语言流畅，图文并茂。全书共包含405张图片、17个表格、172个Tcl脚本和39个HDL代码，同时，本书配有41个电子教学课件，为读者提供了直观而生动的
（网盘）vivado 41讲入门与提高 视频教程
<p>第41讲 Tcl在Vivado中的应用（7）：非工程模式下的设计流程管理<br/>第40讲 Tcl在Vivado中的应用（6）：工程模式下的设计流程管理<br/>第39讲 Tcl在Vivado中的应用（5）：使用Xilinx Tcl Store<br/>第38讲 Tcl在Vivado中的应用（4）：嵌入自定义Tcl命令<br/>第37讲 Tcl在Vivado中的应用（3）：使用Hook Sc
Xilinx Zynq-7000 嵌入式系统设计与实现(何宾著)
<p>zynq系列内容非常丰富的一本书<br/></p><p>第1章Zynq-7000 SoC设计导论<br/>第2章AMBA协议规范<br/>第3章Zynq-7000系统公共资源及特性<br/>第4章Zynq调试和测试子系统<br/>第5章Cortex-A9处理器及指令集<br/>第6章Cortex-A9片上存储器系统结构和功能<br/>第7章Zynq-7000 SoC的Vivado基本设计流程
Xilinx_FPGA设计权威指南_Vivado集成设计环境
<p>经典FGPA学习书籍 Xilinx FPGA设计权威指南 Vivado集成设计环境</p><p>全书共分8章，内容包括： Vivado设计导论、Vivado工程模式和非工程模式设计流程、Vivado调试流程、基于IP的嵌入式系统设计流程、Vivado HLS设计流程、System Generator设计流程、Vivado部分可重配置设计流程和Vivado高级设计技术。本书参考了Xilinx公