WP370 -采用智能时钟门控技术降低动态开关功耗
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有...
virtex技术资料
📦 资源总数：160
💻 源代码：402
Virtex系列FPGA以其卓越的性能、灵活性及丰富的逻辑资源，成为数字信号处理、通信系统设计与嵌入式计算等领域的首选。无论是构建高性能网络设备还是开发复杂算法加速器，Virtex都能提供强大的支持。本页面汇集了160个精选Virtex相关资料，包括设计指南、应用案例和技术文档，旨在帮助工程师快速掌握Virtex FPGA的设计精髓，提升项目开发效率。立即探索，开启您的创新之旅！
🔥 virtex热门资料
查看全部160个资源 »扩频通信芯片STEL-2000A的FPGA实现
针对传统集成电路（ASIC）功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入?仔/4固定相移的实...
Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与...
基于FPGA 的千兆以太网的设计
摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术...
采用高速串行收发器Rocket I/O实现数据率为2.5 G
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行...
💻 virtex源代码
查看更多 »📂 virtex资料分类