virtex
共 338 篇文章
virtex 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 338 篇文章，持续更新中。
高吞吐量LDPC码编码构造及其FPGA实现
低密度校验码（LDPC，Low Density Parity Check Code）是一种性能接近香农极限的信道编码，已被广泛地采用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中
Virtex系列FPGA内部互连线测试
伴随着微电子工艺技术的飞速发展和集成电路规模的不断提高，现场可编程门阵列(FPGA)器件的功能更强，复杂度进一步提高，而计算机辅助工具的不断更新使得FPGA器件的设计周期缩短，但却使测试难度增大了，进而导致测试费用和测试时间的增加。如今测试费用达到总开发成本的40％左右。如何有效的对FPGA器件进行测试不但关系到FPGA器件产品的质量，而且关系到产品的设计周期和开发成本等，所以，测试环节已经成为F
OFDMMIMO系统发射机关键技术研究与FPGA实现
OFDM(Orthogonal Frequency Division Multiplex)系统因其频谱利用率高、抗频率选择性衰落、抗码间干扰能力强等众多优点，已被广泛应用于宽带高速数据传输系统中，而OFDM与MIMO(Multi-Input Multi-Output)技术的结合也被广泛认为是未来无线通信的关键技术之一。OFDM的基本原理是将频域中的一个宽带信道划分成多个重叠的子信道并行地进行窄带传
基于FPGA的CCSDS图像压缩算法研究与实现
随着现代空间技术的发展，星载图像处理技术在军事侦察、森林防火、地质勘查等方面得到了广泛应用。卫星、飞船和空间站等对地观测空间飞行器能否将数据实时地从空间传送到地面，是衡量这些航天计划成败的标准之一。然而星载图像的数据量一般都较大，而且信道传输带宽有限，所以必须采用数据压缩的方法来减少传输数据量。 空间数据系统咨询委员会(Consultative Committee for Space Data S
星载SAR高速FPGA预处理板的研制
合成孔径雷达的实时信号处理系统,可以分成相对独立的几个阶段,即A/D变换和缓存、距离向预处理器、方位向预处理器、距离向压缩处理、转置存储器、方位向压缩处理、逆转置存储器.合成孔径雷达预处理的目的,就是缓解高处理数据率和低传输数据率的矛盾,使得在不太影响成像质量的前提下,尽量减少传输的数据率,有利于后续处理的硬件实现,做到实时处理.论文结合电子所合成孔径雷达实时成像处理系统,设计开发了基于Xilin
用FPGA开发32位浮点处理器DSP32C
该文详细叙述了利用可编程逻辑器件Virtex Ⅱ(Xilinx的FPGA)完成东软数字医疗公司MRI事业部谱仪系统中32位浮点数字信号处理器DSP32C的研究与开发.文中给出的虽然是专用于谱仪控制系统中信号处理器的设计的实现过程,但整体的设计思想和设计方法却具有通用性.设计从指令的功能入手,采用部分译码的方法来实现各条指令所发出的控制信号.整个设计采用自顶向下的设计方法,用VHDL语言对设计实体的
可重构FPGA通讯纠错进化电路及其实现
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为
FPGA配置数据流的安全性研究
由于利用FPGA实现系统设计比传统的基于专用集成电路的设计实现速度快、成本低，对于基于FPGA设计的安全性和知识产权保护问题的研究越来越受到广泛的关注。本文主要研究基于SRAM的FPGA设计的安全和知识产权保护技术，设计能有效保护配置数据流安全的FPGA结构。 本文首先研究对只含一个配置数据流文件的FPGA系统加以保护的安全FPGA结构。与通用FPGA相比，安全FPGA结构嵌入一个解密机制，即解密
MIMOGMC系统中Turbo译码器的设计及FPGA实现
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越
IC卡AES协处理器的FPGA设计
随着我国“金卡工程”的实施，IC卡已渗透到我们生活的各个方面，IC卡作为信息传输、存储和交换的中间媒介，对信息的安全起着举足轻重的作用，因此，它所提供的安全保护手段必须足以保证信息的安全。但现在的IC卡多用DES或T-DES对信息进行加密和解密，这种加密算法早己被攻破。2002年美国公布了新的加密标准—高级加密标准(AES)，并多用于通信和网络，用高级加密标准保证IC卡的信息安全势在必行，针对IC
H.264帧内预测算法优化及几个重要模块的FPGA实现
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并
赛灵思多平台Virtex-4 FPGA的性能及应用
<P>赛灵思多平台Virtex-4 FPGA的性能及应用</P>
<P>赛灵思(Xilinx)的Virtex-4现场可编程门阵列(FPGA)是首款基于ASMBL(Advanced Silicon M
用APEX 20KE 和Virtex 实现CAM 的比较
内容可寻址存储器CAM 是一种快速匹配存储器件， 在通信、雷达等许多领域有着广泛的应用。本文在介绍CAM 基本原理的基础上，提出在两类新型FPGA 上实现CAM 的设计方法，并对两类FPGA 实现CA
基于Virtex24FPGA的低功耗图像融合系统
基于Virtex24FPGA的低功耗图像融合系统
转基于Virtex-5FPGA设计Gbps无线通信基站
本文基于Virtex-5 FPGA设计面向未来移动通信标准的Gbps无线通信基站系统，具有完全的可重配置性，可以完成MIMO、OFDM及LDPC等复杂信号处理算法，实现1Gbps速率的无线通信
VIRTEX 6 Technology Module Introduce
VIRTEX 6 Technology Module Introduce
IC卡AES协处理器的FPGA设计
随着我国“金卡工程”的实施，IC卡已渗透到我们生活的各个方面，IC卡作为信息传输、存储和交换的中间媒介，对信息的安全起着举足轻重的作用，因此，它所提供的安全保护手段必须足以保证信息的安全。但现在的IC卡多用DES或T-DES对信息进行加密和解密，这种加密算法早己被攻破。2002年美国公布了新的加密标准—高级加密标准(AES)，并多用于通信和网络，用高级加密标准保证IC卡的信息安全势在必行，针对IC
MIMO-GMC系统中Turbo译码器的设计及FPGA实现
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越
基于FPGA的高速高阶FIR滤波器设计
随着雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求高速的数字信号处理算法，以满足这种高速地处理数据的需要。常用的高速实时数字信号处理的器件有ASIC、可编程的数字信号处理芯片、FPGA，等等。 本文研究了时域FPGA上实现高速高阶FIR数字滤波器结构，并实现了高压缩比的LFM脉冲信号的匹配滤波。文章根据FIR数字滤波器理论，分析比较实现了FIR滤波器的方法；使用并行分布式算法，在
RS编译码器的设计与FPGA实现
Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的BM算法，针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构，在译码器复杂度和译码延时上作了折衷，降