virtex
共 338 篇文章
virtex 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 338 篇文章，持续更新中。
VIP专区-单片机源代码精选合集系列（65）
<b>eeworm.com VIP专区 单片机源码系列 64</b><br/><font color="red">资源包含以下内容：</font><br/>1. 单片机原理与应用技术大全.rar<br/>2. PCA9624 8位快速I2C总线40V 100mA LED.pdf<br/>3. NCV8508集成复位输出的LDO稳压器产品简介手册.pdf<br/>4. 西门子PLC培训教程.rar<
xilinx virtex architecture
xilinx virtex architecture
嵌入式SATA存储系统的研究
<P>新兴的SAl'A技术为高速、便携、高性价比的嵌入式硬盘存储系统的研制提供了保障。将<BR>SATA2．5协议写到Virtex一5 FPGA内部，通过GTP收发器实现高速串行数据传输与存储，可以突破PCI接口的瓶颈，使系统具备高速、实时、便携和海量存储等特点。<BR>关键词：SATA；Virtex一5；FPGA；硬盘存储；嵌入式系统</P>
<P>SATA硬盘作为新型的存储介质，具有高速、海量
UG190 Virtex-5 用户指南
UG190 Virtex-5 用户指南
Virtex-6 的HDL设计指南
针对Virtex-6 给出了HDL设计指南，其中，赛灵思为每个设计元素给出了四个设计方案元素，并给出了Xilinx认为是最适合你的解决方案。这4个方案包括：实例，推理，CORE Generator或者其他Wizards，宏支持.
WP370 -采用智能时钟门控技术降低动态开关功耗
<p>
</p>
<p>
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。
WP373-赛灵思推出Virtex-7,Kintex-7,Artix-7三大全新系列FPGA
<p>
</p>
<p>
赛灵思推出的三款全新产品系列不仅发挥了台积电28nm 高介电层金属闸 (HKMG) 高性能低功耗 (HPL) 工艺技术前所未有的功耗、性能和容量优势，而且还充分利用 FPGA 业界首款统一芯片架构无与伦比的可扩展性，为新一代系统提供了综合而全面的平台基础。目前，随着赛灵思 7 系列 (Virtex®-7、Kintex™-7 和Art
DS306-PPC405 Virtex-4 Wrapper
<div>
The PPC405 Virtex-4 is a wrapper around the Virtex-4PowerPC™ 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.<br />
DS306-PPC405 Virtex-4 Wrapper
<div>
The PPC405 Virtex-4 is a wrapper around the Virtex-4PowerPC™ 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.<br />
xilinx virtex floorprint
xilinx virtex floorprint
本设计以凌阳16位单片机SPCE061A为核心控制器件
本设计以凌阳16位单片机SPCE061A为核心控制器件，配合Xilinx Virtex-II FPGA及Xilinx公司提供的硬件DSP高级设计工具System Generator，制作完成本数字式外差频谱分析仪。前端利用高性能A/D对被测信号进行采集，利用FPGA高速、并行的处理特点，在FPGA内部完成数字混频，数字滤波等DSP算法。
DDR SDRAM控制器的VHDL源代码
DDR SDRAM控制器的VHDL源代码，含详细设计文档。
The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect
choice for implementing a controller of a Double Data Rate (DDR) SDR
ISE7.1
ISE7.1，采用VIRTEX-II芯片。实现adc数据采样，平均，通道选择，采样时钟选择，数据格式调整，内含fifo,uart等模块。
interface pc to virtex
interface pc to virtex
CHIPSCOP7.1I.RAR
ChipScope Pro具有传统逻辑分析仪的功能，是针对Xilinx Virtex Pro等系列FPGA的在线片内信号分析工具，主要功能是通过JTAG口，实时、在线、方便地观察到FPGA内部的信号，给调试、故障定位提供极大的方便。ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam,根据用户设定的触发条件将信号实时的保存到这些BlockRam中，然后通过JTAG口传送到计
XILINX_ISE_7_1I.RAR
ISE 7.1i独特的集成度、高速度以及易用性可以帮助设计人员解决所面临的最紧迫的一些挑战。新版工具集成了主要功耗分析、分层设计、仿真和调试等功能，还支持目前应用越来越多的基于Linux的设计环境。工具中还包括了针对在所有性能领域全球都最快的FPGA - Virtex-4系列的新速度文件。 与竞争解决方案相比，ISE 7.1i的逻辑构造性能优势高达70%，同时在DSP、嵌入式处理和连接功能方面也遥
ISPLEVER CLASSIC0
在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时，ISE 12 版本作为业界唯一一款领域专用设计套件，不断发展和演进，可以为逻辑、数字信号处理(DSP)、嵌入式处理以及系统级设计提供互操作性设计流程和工具配置。此外，赛灵思还在 ISE 12 套件中采用了大量软件基础架构，并改进了设计方法，从而不仅可缩短运行时间
XAPP228 -Virtex器件内的四端口存储器
<div>
This application note describes how the existing dual-port block memories in the Spartan™-IIand Virtex™ families can be used as Quad-Port memories. This essentially involves a dataa
UG203-Virtex-5 PCB设计指南
UG203-Virtex-5 PCB设计指南
基于Xilinx FPGA的DDRSDRAM的Verilog控制代码
基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。