VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
Verilog HDL 黑金资料...
📅
👤 上善若水
verilog很好的教材...
📅
👤 zwei41
Verilog HDL 华为入门教程...
📅
👤 Amygdala
Verilog基本电路设计指导书...
📅
👤 xsnjzljj
Verilog数字系统设计教程(第二版) 夏宇闻...
📅
👤 牛布牛