源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
verilog+hdl 源代码
汇集 verilog+hdl 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 15 / 50 页
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
# BEGIN Project Options SET flowvendor = Foundation_iSE SET vhdlsim = True SET verilogsim = True SET workingdirectory = D:\work\IS…
源码文件
# BEGIN Project Options SET flowvendor = Foundation_iSE SET vhdlsim = True SET verilogsim = True SET workingdirectory = D:\work\IS…
源码文件
# BEGIN Project Options SET flowvendor = Foundation_iSE SET vhdlsim = True SET verilogsim = True SET workingdirectory = D:\work\IS…