verilog 
共 26 篇文章
verilog  相关的电子技术资料,包括技术文档、应用笔记、电路设计、代码示例等,共 26 篇文章,持续更新中。
The Verilog Hardware Description Language, 5th Ed
·The Verilog Hardware Description Language, 5th Ed
Verilog HDL:A Guide to Digital Design and
·Verilog HDL:A Guide to Digital Design and
FPGA drive VGA test verilog
<p>FPGA drive VGA test verilog </p><p><img src="/uploads/pic/ef/bef/e4aaa70bdaa47e307fd2d30e7089bbef-1.png" alt="FPGA drive VGA test verilog" title="FPGA drive VGA test verilog"></p>
《Verilog HDL 硬件描述语言》
·详细说明:正式出版物《Verilog HDL 硬件描述语言》一书的精美 PDF 电子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目 录译者序前言第1章 简介&
Verilog HDL数字设计与综合(第二版)
·本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法,并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证,而不仅仅讲解语法。全书从基本概念讲起,并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。本书适合电子、计算机、自动控制等专
Verilog HDL: A Guide to Digital Design and
·Verilog HDL: A Guide to Digital Design and
Verilog HDL硬件描述语言
·Verilog HDL硬件描述语言目 录译者序前言第1章 简介 11.1 什么是Verilog HDL? 11.2 历史 11.3 主要能力 1第2章 HDL指南 42
Verilog HDL Synthesis, A Practical Primer
·Verilog HDL Synthesis, A Practical Primer
Verilog HDL高级数字设计
·作者:[美]Michael D.Ciletti出版社:电子工业出版社 内容简介:本书通过大量完整的实例讲解了使用VerilogHDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章,涵盖了建模、结构平衡、功能验证、故障模拟和逻辑合成等关键问题,还有合成后设计确认、定时分析及可测性设计等内容。
硬件描述语言Verilog(第四版)
·【原书名】 The Verilog Hardware Description Language(Fourth Edition) 【原出版社】 Kluwer Academic Publishers 【作者】 Donald E.Thomas &
Verilog HDL 综合实用教程
· 内容提要 本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标,针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相关的各种相关的各种用法,给出了大量示例,对各种似是而非的用法作了对比,指出了其语义差别和所综合出的电路在功能上的差异。本书的另一特色在于详细介绍了设计模型的优化技术和验证技术。本书内容全面、
Verilog HDL实践与应用系统设计
·
IEEE Std 1364-2001 Standard Verilog hardware description language
·IEEE Std 1364-2001 Standard Verilog hardware description language
硬件工程师 培训教材,嵌入式高级班培训教材 高清文字版pdf
<p>康耘电子硬件工程师培训教材
嵌入式高级班培训教材</p><p>第 第 1 章 常用电路元件 9</p><p><br/></p><p>第 第 2 章 存储器类型及扩展 30</p><p><br/></p><p>第 第 3 章 开关电源技术 39</p><p><br/></p><p><br/></p><p><br/></p
Verilog uart
Verilog uart
ARM M0实验报告
用 verilog HDL 语言搭建一个以 ARM Cortex-M0 为处理器核的嵌入式SOC系统,系统包含以下几个部分: <br />
(1)ARM Cortex-M0核 <br />
(2)AHB总线译码器 <br />
(3)AHB总线从设备多路复用器 <br />
(4)片上存储
riscv课程设计报告
riscv课程设计报告,用 Verilog HDL 语言实现一个五级流水线的 RISC-V 的指令子集,并在仿真软件上加载要求的测试程序和数据,仿真结果正确。只设计 CPU 流水线,不要求设计 Cache 控制器(即不考虑 cache 相联关系)。 CPU中需要的I-Cache,
《Verilog HDL 硬件描述语言》
·详细说明:正式出版物《Verilog HDL 硬件描述语言》一书的精美 PDF 电子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目 录译者序前言第1章 简介&
Verilog HDL 综合实用教程
· 内容提要 本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标,针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相关的各种相关的各种用法,给出了大量示例,对各种似是而非的用法作了对比,指出了其语义差别和所综合出的电路在功能上的差异。本书的另一特色在于详细介绍了设计模型的优化技术和验证技术。本书内容全面、
IEEE Std 1364-2001 Standard Verilog hardware description language
·IEEE Std 1364-2001 Standard Verilog hardware description language