基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图 9.7.4 计数模块的设计与实现 9.7.5 译码模块的设计与实现 9.7.6 步进电机驱动的Verilog-HDL描述 9.7.7 编译指令-"宏替换`define"的使用方法 9.7.8 编译指令-"时间尺度`timescale"的使用方法 9.7.9 系统任务-"$finish"的使用方法 9.7.10 步进电机驱动的硬件实现
标签： Verilog-HDL 步进电机驱动 9.7 硬件电路
上传时间： 2014-01-23
上传用户：拔丝土豆
基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9.8.3 多个静止汉字显示的设计原理及其硬件实现 9.8.4 单个运动汉字显示的设计原理及其硬件实现 9.8.5 多个运动汉字显示的设计原理及其硬件实现
标签： Verilog-HDL 汉字显示 9.8 256
上传时间： 2013-12-31
上传用户：l254587896
基本运算逻辑和它们的Verilog HDL模型
上传时间： 2015-09-17
上传用户：qw12
Verilog.pdf。有Verilog的大量范例。适合于想动手设计芯片的人。
上传时间： 2014-10-10
上传用户：love1314
Myself graduation project content, asp access does the news issue system, myself carefully manufacture, satisfies the general graduation project the request, the manager password is wwwfox, supports on the picture to pass on the news, the news classification, the special news, in the station searches, myself intensely recommend
标签： graduation carefully manufactu content
上传时间： 2014-01-09
上传用户：康郎
原创VERILOG HDL 实现CACHE的操作，有需要请下载
上传时间： 2015-09-20
上传用户：181992417
嵌入式文档：Xilinx EDK 实验教程3： Adding Custom IP to an Embedded System Lab:
标签： Embedded Xilinx Adding Custom
上传时间： 2013-12-15
上传用户：bakdesec
Second and Higher-Order Statistics based Multiple-Input-Multiple-Output System Blind Identification Matlab Code
标签： Multiple-Input-Multiple-Output Identification Higher-Order Statistics
上传时间： 2013-12-24
上传用户：wpt
8BIT MCU 的VERILOG代码实现，具有一定的参考价值
上传时间： 2015-09-20
上传用户：hasan2015
Windows operating system theory
标签： operating Windows system theory
上传时间： 2014-05-26
上传用户：xieguodong1234
