资源较大，分为3个部分，已全部上传：第一部分：https://dl.21ic.com/download/_1-418892.html 第二部分：https://dl.21ic.com/download/_2-418893.html 第三部分：https://dl.21ic.com/download/_3-418894.html 全书共分8章。第1章，概论。是本书的总纲，主要介绍了机器人的由来与发展、定义、分类及机器人技术的研究内容等。第2章，机器人的基本结构原理。主要讲述工业机器人的组成，主要技术参数，人手臂作用机能初步分析及工业机器人的手部、手腕、手臂、机身、行走机构等原理结构和特点。第3章，机器人运动学与动力学。先后介绍了齐次坐标与动系位姿矩阵、齐次变换等基本概念，在对机器人的位姿分析的基础上，较为深入地介绍了机器人运动学和动力学方程建立的方法与步骤。第4章，机器人传感器技术。首先介绍了机器人常用传感器的分类、要求及选择，然后较为深入地介绍了机器人内部传感器和外部传感器原理等。第5章，机器人驱动技术。先后介绍了机器人液压驱动、气压驱动、电气驱动和新型驱动技术原理及结构。第6章，机器人控制技术。主要讲述工业机器人控制方式分类、机器人位置控制、运动轨迹规划、力（力矩）控制、智能控制技术及其应用等内容。第7章，机器人系统设计方法与实例。首先介绍了机器人系统设计基本方法，在此基础上详细介绍了“昆山1号6轴机器人系统设计”和“MT-R智能型移动机器人设计”过程的方法与步骤。第8章，机器人在不同领域中的应用。重点介绍了工业机器人、农业机器人、服务机器人、军用机器人、水下机器人、空间机器人、微型机器人和仿人机器人等在不同领域中的应用。本书适合理工类专业本科生教学之用。如作为大专生教材可适当删减；作为研究生用书时，部分章节应适当加深。书中有关*号的内容可作为拓展学生知识面内容。
标签： 机器人
上传时间： 2022-04-07
上传用户：kingwide
Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程Cyclone IV EP4CE15核心板主要特征参数如下所示：➢ 主控FPGA：EP4CE15F23C8N；➢ 主控FPGA外部时钟源频率：50MHz；➢ EP4CE15F23C8N芯片内部自带丰富的Block RAM资源；➢ EP4CE15F23C8N芯片逻辑单元数为15K LE；➢ Cyclone IV EP4CE15板载W25Q064 SPI Flash芯片，8MB字节的存储容量；➢ Cyclone IV EP4CE15板载Winbond 32MB的SDRAM，型号为W9825G6KH-6；➢ Cyclone IV EP4CE15核心板板载MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V电源；➢ Cyclone IV EP4CE15核心板引出了两排64p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等；➢ Cyclone IV EP4CE15核心板引出了芯片的3路按键用于测试；➢ Cyclone IV EP4CE15核心板引出了芯片的2路LED用于测试；➢ Cyclone IV EP4CE15核心板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：zhanglei193
有助于提高对DDR原理的理解，希望对大家有所帮助
上传时间： 2022-05-18
上传用户：
笔者详细的谈论许多在整合里会出现的微妙思路，如：如何把计数器/定时器整合在某个步骤里，从何提升模块解读性和扩展性。此外，在整合篇还有一个重要的讨论，那就是 for，while 和 do ... while 等循环。这些都是一些顺序语言的佼佼者，可是在 Verilog HDL 语言里它们就黯然失色。整合篇所讨论的内容不单是循环而已，整合篇的第二个重点是理想时序和物理时序的整合。说实话，笔者自身也认为要结合“两个时序”是一件苦差事，理想时序是 Verilog的行为，物理时序则是硬件的行为。不过在它们两者之间又有微妙的 “黏糊点”，只要稍微利用一下这个“黏糊点”我们就可以非常轻松的写出符合“两个时序”的模块，但是前提条件是充足了解“理想时序”。整合篇里还有一个重点，那就是“精密控时”。实现“精密控时”最笨的方法是被动式的设计方法，亦即一边仿真，一边估算时钟的控制精度。这显然是非常“传统”而且“古老”的方法，虽然有效但往往就是最费精神和时间的。相反的，主动式是一种讲求在代码上和想象上实现“精密控时”的设计方法。主动式的设计方法是基于“理想时序”“建模技巧”和“仿顺序操作”作为后盾的整合技巧。不说笔者吹牛，如果采用主动式的设计方法驱动 IIC 和 SDRAM 硬件，任何一段代码都是如此合情合理。
标签： verilogl
上传时间： 2022-06-13
上传用户：
Chapter 1：Introduction and Overview Chapter 2：Switches，Buttons，and Knob 开关按钮Chapter 3：Clock Sources 时钟脉冲源Chapter 4：FPGA Configuration Options 配置Chapter 5：Character LCD Screen LCD显示屏特性Chapter 6：VGA Display Port VGA接口——接到显示器上Chapter 7：RS-232 Serial Ports RS-232接口——接器件Chapter 8：PS/2 Mouse/Keyboard Port PS/2鼠标键盘接口Chapter 9：Digital to Analog Converter（DAC）D/A接口Chapter 10：Analog Capture Circuit 模拟捕获电路Chapter 11：Intel StrataFlash Parallel NOR Flash PROM Chapter 12：SPI Serial Flash 串行外围接口系列闪存Chapter 13：DDR SDRAM 内存Chapter 14：10/100 Ethernet Physical Layer Interface以太网物理层接口Chapter 15：Expansion Connectors 扩展接口Chapter 16：XC2C64A CoolRunner-II CPLDChapter 17：DS2432 1-Wire SHA-1 EEPROMSpartan-3E入门实验板使设计人员能够即时利用Spartan-3E系列的完整平台性能。设备支持：Spartan-3E、CoolRunner-ll关键特性：Xilinx器件：Spartan-3E（50万门，XC3S500E-4FG320C），CoolRunnerTM-lI与Platform Flash时钟：50MHz晶体时钟振荡器存储器：128Mbit 并行Flash，16 Mbit SPI Flash，64MByte DDR SDRAM连接器与接口：以太网10/100Phy，JTAG USB下载，两个9管脚RS-232串行端口，PS/2类型鼠标/键盘端口，带按钮的旋转编码器，四个滑动开关，八个单独的LED输出
标签： Spartan-3E
上传时间： 2022-06-19
上传用户：kingwide
广东工业大学硕士学位论文 (工学硕士) 基于FPGA的PCIE数据采集卡设计数据采集处理技术与传感器技术、信号处理技术和PC机技术共同构成检测 技术的基础，其中数据采集处理技术作为实现自动化检测的前提，在整个数字化 系统中处于尤为重要的地位。对于核磁共振这样复杂的系统设备，实现自动化测 试显得尤为必要，又因为核磁共振成像系统的特殊性，对数据的采集有特殊要求， 需要根据各种脉冲序列的不同要求设置采样点数和采样间隔，根据待采信号的不 同带宽来设置采样率，将系统成像的数据采集下来进行处理，最后重建图像和显 示。因此本文基于现有的采集技术开发专门应用于核磁共振成像的数据采集卡。 该采集卡从软件与硬件两个方面对基于FPGA的PCIE数据采集卡进行了研 究，并完成了实物设计。软件方面以FPGA为核心芯片完成数据采集卡的接口控 制以及数据处理。通过Altera的GXB IP核对数据进行捕捉，同时根据实际需要 设计了传输协议，由数据处理模块将捕捉到的数据通过CIC滤波器进行抽取滤 波，然后将信号存入DDR2 SDRAM存储芯片中。在传输接口设计上采用PCIE 总线接口的数据传输模式，并利用FPGA的IP核资源完成接口的逻辑控制。 硬件部分分为FPGA外围配置电路、DDR2接口电路、PCIE接口电路等模 块。该采集卡硬件系统由Flash对FPGA进行初始化，通过FPGA配置PCIE总 线，根据FPGA中PCIE通道引脚的要求进行布局布线。DDR2接口电路模块依 据DDR2芯片驱动和接收端的电平标准、端接方式确定DDR2与FPGA之间通 信的各信号走线。针对各个模块接口电路的特点分别进行眼图测试，分析了板卡 的通信质量，对整个原理图布局进行了设计优化。 通过测试，该数据采集卡实现了通过CPLD对FPGA进行加载，并在FPGA 内部实现了抽取滤波等高速数字信号处理，各种接IsI和控制逻辑以及通过大容量 的DDR2 SDRAM缓存各种数据处理结果正确。经系统成像，该采集卡采集下来 的数字信息可通过图像重建准确成像，为核磁共振成像系统的工程实现打下了良 好的成像基础。
上传时间： 2022-06-21
上传用户：fliang
1. 本核心板经过验证稳定可靠。2. 资源丰富 可以携带 : SDRAM、SRAM、NAND FLASH、NOR FALSH、SPI NAND FLASH
标签： stm32
上传时间： 2022-07-01
上传用户：
该TFT开发板可以驱动带有红外触摸，电容触摸，电阻触摸的7寸TFT普清以及高清屏，预留多种通信接口（串口，CAN，USB，以太网），以及多种存储器（SDRAM，NAND，SD卡，SPIFLASH），可以调试开发相关项目
上传时间： 2022-07-01
上传用户：
作为Cortex M3市场的最大占有者，ST公司在2011年又推出了基于ARM Cortex M4内核的STM32F407系列，增加了 ，增加了 ，增加了 FPUFPUFPU单元和 单元和 DSPDSPDSP指令集，并将主频提高到了 指令集，并将主频提高到了 指令集，并将主频提高到了 指令集，并将主频提高到了 指令集，并将主频提高到了 指令集，并将主频提高到了 168Mhz （可获得210DMIPS的处理能力），非常适合需要浮点运算或DSP处理的应用，也被称之为：DSC，具有非常广泛的应用前景。随后，在2012年底，ST又推出了更高性能的STM32F429/39系列，相较于STM32F407，STM32F429/39系列主要增加了：SDRAM控制器、TFTLCD控制器和加快图形处理性能的ST Chrome-ART Accelerator，并将主频提升到180Mhz，极大的提升了在图形界面方面的性能。
上传时间： 2022-07-03
上传用户：ttalli
PCB工艺设计系列之华硕内部的PCB设计规范1. 问题描述(PROBLEM DESCRIPTION)为确保产品之制造性, R&D在设计阶段必须遵循Layout相关规范, 以利制造单位能顺利生产, 确保产品良率, 降低因设计而重工之浪费. “PCB Layout Rule” Rev1.60 (发文字号： MT-8-2-0029)发文后, 尚有订定不足之处, 经补充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 规范内容如附件所示, 其中分为:(1) ”PCB LAYOUT 基本规范”:为R&D Layout时必须遵守的事项, 否则SMT,DIP,裁板时无法生产.(2) “锡偷LAYOUT RULE建议规范”: 加适合的锡偷可降低短路及锡球.(3) “PCB LAYOUT 建议规范”:为制造单位为提高量产良率,建议R&D在design阶段即加入PCB Layout.(4) ”零件选用建议规范”: Connector零件在未来应用逐渐广泛, 又是SMT生产时是偏移及置件不良的主因,故制造希望R&D及采购在购买异形零件时能顾虑制造的需求, 提高自动置件的比例.(5) “零件包装建议规范”:,零件taping包装时, taping的公差尺寸规范,以降低抛料率.
标签： pcb工艺
上传时间： 2022-07-22
上传用户：fliang
