北大青鸟ACCP课程s2项目案例2影院售票系统
上传时间： 2013-12-05
上传用户：希酱大魔王
Dvb s2 compilant BCH LDPC Encoder
标签： compilant Encoder LDPC Dvb
上传时间： 2014-11-13
上传用户：2525775
It describes the main differences between DVB-S and DVB-s2. Key words: DVB-S.2, Modulation, QPSK, 8PSK, 16APSK, 32APSK, LDPC, VCM, ACM
标签： DVB-S differences Modulation describes
上传时间： 2017-07-11
上传用户：ruan2570406
最长公共子序列 问题ACM题目 如果序列 { s1, s2, ……, sk } 是序列 { a1, a2, ……, an } 的子序列，又是序列 { b1, b2, ……, bm } 的子序列，则称序列 s 为序列 a 和 序列 b 的公共子序列。在 a 和 b 的所有公共子序列中，长度最长者称为最长公共子序列。 本题对于给定的两个整数序列，请求其最长公共子序列的长度
上传时间： 2017-07-14
上传用户：s363994250
很多不等式在展开以后形成如下的对称形式 sigma(s1^a1*s2^a2*...*sn^an)>=sigma(s1^b1*s2^b2*...*sn^bn) （当然 作为齐次不等式 a1+a2+....an=b1+b2+...bn 变量s1,s2,...sn非负） 其中sigma表示对称和（也就是说 一共n!项） 例如 sigma(x^3)=x^3y^0z^0+x^3z^0y^0+y^3x^0z^0+y^3z^0x^0+z^3x^0y^0+z^3y^0x^0=2*(x^3+y^3+z^3) sigma(x^3y^2z^1)=x^3y^2z^1+x^3z^2y^1+y^3x^2z^1+y^3z^2x^1+z^3x^2y^1+z^3y^2x^1 （三元sigma 一共是6项） 有时候 我们把sigma(s1^a1*s2^a2*...*sn*an)写作 [a1,a2,...an] 例如 著名的均值不等式可以写成 [n,0,0...0]>=[1,1,1...1] 又比如x^2+y^2+z^2>=xy+yz+zx 写成[2,0]>=[1,1] 本程序能比较两个完全对称不等式的大小关系。
上传时间： 2013-12-15
上传用户：sclyutian
Alternative good LDPC codes for DVB-s2
标签： Alternative DVB-S codes good
上传时间： 2013-12-20
上传用户：wab1981
数字高清电视是当前世界上最先进的图像压缩编码技术和数字传输技术的结合，是高技术竞争的焦点之一。其中，信道处理系统及其相关芯片更是集中了数字信号处理、前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键技术之一。本文以卫星数字电视的信道处理系统为对象，结合国际通行的DVB-S/s2标准，研究了该系统在发射端的设计与实现所涉及到的一系列内容。 本文介绍了数字电视的发展概况和主要标准，特别是对我国卫星电视的发展进行了详细的介绍。然后，本文DVB-S/s2信道处理系统的基本原理进行了介绍和分析，主要包括RS码、卷积码、BCH码、LDPC码等的差错编码的基本原理，以及基带信号处理的基本原理。在此基础上对两种系统的传输性能和DVB-s2的后向兼容系统分别进行了基于Matlab的仿真。最后阐述了基于FPGA的DVB-S调制器的信道编码和调制实现，按功能对DVB-S/s2信道编码过程进行模块分解，并针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现。DVB-S/s2调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器、卷积编码、BCH编码、LDPC编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性。
上传时间： 2013-07-10
上传用户：gmh1314
自香农先生于1948年开创信息论以来，经过将近60年的发展，信道编码技术已经成为通信领域的一个重要分支，各种编码技术层出不穷。目前广泛研究的低密度奇偶校验(LDCP)码是由R.G.Gallager先生提出的一种具有逼近香农限性能的优秀纠错码，并已在数字电视、无线通信、磁盘存储等领域得到大量应用。 目前数字电视已经成为最热门的话题之一，用手机看北京奥运，已经成为每一个中国人的梦想。最近两年我国颁布了两部与数字电视有关的通信标准，分别是数字电视地面传输标准(DMB-TH)和移动多媒体(CMMB)即俗称的手机电视标准。数字电视正与每个人走得越来越近，我国预期在2015年全面实现数字电视并停止模拟电视的播出。作为数字电视标准的核心技术之一的前向纠错码技术已经成为众多科研单位的研究热点，相应的编解码芯片更成为重中之重。在DMB-TH标准中用到了LDPC码和BCH码的级联编码方式，在CMMB标准中用到了LDPC码和RS码的级联编码方式，在DVB-s2标准中用到了LDPC码和BCH码的级联编码方式。 本论文以目前最重要的三个与数字电视相关的标准：数字电视地面传输标准(DMB-TH)、手机电视标准(CMMB)以及数字卫星电视广播标准(DVB-s2)为切入点，深入研究它们的编码方式，设计了这三个标准中的LDPC码编码器，并在FPGA上实现了前两个标准的编码芯片，实现了DMB-TH标准中0.4、0.6以及0.8三种码率的复用。在研究CMMB标准中编码器设计时，提出一种改进的LU分解算法，该分解方式适合任意的H矩阵，具有一定的广泛性。测试结果表明，芯片逻辑功能完全正确，速度和资源消耗均达到了标准的要求，具有一定的商用价值。
上传时间： 2013-07-07
上传用户：327000306
LDPC码以其接近Shannon极限的优异性能在编码界引起了轰动，成为研究的热点。随着研究的不断深入和技术的发展，目前，LDPC码已经被多个通信系统定为信道编码方案，并被应用到第二代数字视频广播卫星(DVB—s2)通信系统中。由于LDPC码译码过程中所涉及的数据量庞大，译码时序控制复杂，如何实现LDPC码译码器成为了人们研究的重点。 论文以基于FPGA实现LDPC码译码器为研究目标，主要对译码算法选择、译码数据量化、定点数据表示方式、译码算法关键运算单元的FPGA设计和译码的时序控制进行了深入研究。首先分析了LDPC码的基本译码原理和常用译码算法。然后重点分析了BP算法、Log-BP算法、最小和算法和归一化最小和算法，并对四种译码算法的纠错性能和译码复杂度进行比较论证，选出适合硬件实现的译码方案。结合通信系统，对译码算法进行仿真分析，确定了译码算法的各个参数值和译码量化方案。 在系统仿真分析论证的基础之上，以归一化最小和译码算法为理论方案，利用硬件描述语言编写译码功能模块，并基于FPGA实现了固定译码长度的LDPC码译码器，利用MATLAB和Modelsim分别对译码器进行了功能验证和时序验证，最后模拟通信系统完成了译码器的硬件测试。
上传时间： 2013-04-24
上传用户：1234567890qqq
低密度校验码（LDPC，Low Density Parity Check Code）是一种性能接近香农极限的信道编码，已被广泛地采用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准（DVB-s2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中的核心技术之一。 当今LDPC码构造的主流方向有两个，分别是结合准循环（QC，Quasi Cyclic）移位结构的单次扩展构造和类似重复累积（RA，Repeat Accumulate）码构造。相应地，主要的LDPC码编码算法有基于生成矩阵的算法和基于迭代译码的算法。基于生成矩阵的编码算法吞吐量高，但是需要较多的寄存器和ROM资源；基于迭代译码的编码算法实现简单，但是吞吐量不高，且不容易构造高性能的好码。 本文在研究了上述几种码构造和编码算法之后，结合编译码器综合实现的复杂度考虑，提出了一种切实可行的基于二次扩展（Dex，Duplex Expansion）的QC-LDPC码构造方法，以实现高吞吐量的LDPC码收发端；并且充分利用该类码校验矩阵准循环移位结构的特点，结合RU算法，提出了一种新编码器的设计方案。 基于二次扩展的QC-LDPC码构造方法，是通过对母矩阵先后进行乱序扩展（Pex，Permutation Expansion）和循环移位扩展（CSEx，Cyclic Shift Expansion）实现的。在此基础上，为了实现可变码长、可变码率，一般编译码器需同时支持多个乱序扩展和循环移位扩展的扩展因子。本文所述二次扩展构造方法的特点在于，固定循环移位扩展的扩展因子大小不变，支持多个乱序扩展的扩展因子，使得译码器结构得以精简；构造得到的码字具有近似规则码的结构，便于硬件实现；（伪）随机生成的循环移位系数能够提高码字的误码性能，是对硬件实现和误码性能的一种折中。 新编码器在很大程度上考虑了资源的复用，使得实现复杂度近似与码长成正比。考虑到吞吐量的要求，新编码器结构完全抛弃了RU算法中串行的前向替换（FS，Forward Substitution）模块，同时简化了流水线结构，由原先RU算法的6级降低为4级；为了缩短编码延时，设计时安排每一级流水线计算所需的时钟数大致相同。 这种码字构造和编码联合设计方案具有以下优势：相比RU算法，新方案对可变码长、可变码率的支持更灵活，吞吐量也更大；相比基于生成矩阵的编码算法，新方案节省了50％以上的寄存器和ROM资源，单位资源下的吞吐量更大；相比类似重复累积码结构的基于迭代译码的编码算法，新方案使高性能LDPC码的构造更为方便。以上结果都在Xilinx Virtex II pro 70 FPGA上得到验证。 通过在实验板上实测表明，上述基于二次扩展的QC-LDPC码构造和相应的编码方案能够实现高吞吐量LDPC码收发端，在实际应用中具有很高的价值。 目前，LDPC码正向着非规则、自适应、信源信道及调制联合编码方向发展。跨层联合编码的构造方法，及其对应的编码算法，也必将成为信道编码理论未来的研究重点。
上传时间： 2013-07-26
上传用户：qoovoop
