lpc2103串口发送数据。使用外部11.0592MHz晶振
lpc2103串口发送数据。使用外部11.0592MHz晶振，不使用PLL，Fpclk = 1/4 Fcclk。...
pll技术资料
📦 资源总数：265
💻 源代码：4653
🔌 电路图：1
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
🔥 pll热门资料
查看全部265个资源 »Fast settling-time added to the already conflicting requirements of narrow channel spacing and low
Fast settling-time added to the already conflicting requirements of narrow channel spacing and low phase noise lead to Fractional4 divider techniques...
附件里的代码
附件里的代码，里面有详细过程说明： Phasell.m pll.m...
MIT的一个数字频综源代码
MIT的一个数字频综源代码，包括cadence的，CPPSIM（MIT做的PLL的设计软件）...
电压控制LC振荡器
电压控制LC振荡器，采用凌阳十六位单片机SPCE061A完成电压控制LC振荡器的控制。采用锁相环式频率合成器技术，由SPCE061A实现对PLL数字频率合成器的控制。此程序基于凌阳十六位单片机SPCE061A的u nSP IDE开发环境。...
💻 pll源代码
查看更多 »📂 pll资料分类